

数字逻辑与数字系统

第三章 时序逻辑

内容

- 概述
- 锁存器
- 触发器
- 寄存器和移位寄存器
- 计数器
- 定时脉冲产生器
- 同步时序逻辑分析
- 同步时序逻辑设计

概述

- 时序逻辑电路在结构上一定包含锁存器或触发器，而且它的输出往往反馈到输入端，与输入变量一起决定电路的输出状态。
- 时序逻辑电路的特点是：任意时刻输出不仅取决于该时刻输入变量的状态，而且还与原来的状态有关。
- 因此时序逻辑电路具有记忆功能，这是它与组合逻辑电路的本质区别。
- 数字系统中最常用的时序逻辑构件有寄存器、移位寄存器、计数器、时序信号发生器等，而组成这些逻辑构件的基本单元是锁存器或触发器。

概述

- 本章首先介绍它们的基本原理和逻辑功能，在此基础上，讨论一般时序逻辑电路的分析方法和设计方法。
- 本章内容是本书的重点和难点，学习时应注意掌握状态方程、功能表、波形图、状态表、状态图等分析设计工具。


第三章 时序逻辑

§3.1 双稳态触发器 (Flip-Flop)

存储 1 位二值信号的基本单元电路，是一种记忆元件。


1. 特点：

- 1) 两个稳定状态，1 和 0。
- 2) 输入信号可置输出为，1 或 0。
- 3) 输入信号消失后，新状态保存下来保持。
- 4) 结构：逻辑门 + 反馈




按功能分类：RS触发器
D触发器
JK触发器
T型触发器。

按电路结构：基本触发器
电平触发器（锁存器）
边沿触发器（寄存器）
主从型



2. 触发器的状态方程：



3.1 锁存器




图 3.1 锁存器逻辑符号

- 锁存器的基本特性
 - 锁存器在电路上具有两个稳定的物理状态，所以它们能记忆一位二进制数。
 - 各种类型的锁存器的逻辑符号如图3.1所示

3.1 锁存器

- 锁存器的基本特性
 - 锁存器具有以下特性：
 - 有两个互补的输出端 Q 和 $\bar{Q}$ 。当 $Q=1$ 时， $\bar{Q}=0$ ；而当 $Q=0$ 时， $\bar{Q}=1$ 。
 - 有两个稳定状态。通常将 $Q=1$ 和 $\bar{Q}=0$ 称为“1”状态，而把 $Q=0$ 和 $\bar{Q}=1$ 称为“0”状态。若输入不发生变化，锁存器必定处于其中一个状态，并且长期保持下去。
 - 在输入信号的作用下，锁存器可以从一个稳定状态转换到另一个稳定状态。

3.1 锁存器

- 锁存器具有以下特性：
 - 我们把输入信号发生变化之前的锁存器状态称为**现态 (PS)**，用 Q^n 和 $\bar{Q}^n$ 来表示，而把输入信号发生变化后锁存器所进入的状态，称为**次态 (NS)**，用 Q^{n+1} 和 $\bar{Q}^{n+1}$ 来表示。
 - 若用 X 来表示输入信号的集合，则锁存器的次态是它的现态和输入信号的函数，即

$$Q^{n+1} = f(Q^n, X) \quad (3.1)$$

- 式 (3.1) 称为锁存器的**次态方程**，又称**状态方程**，它是描述时序电路的通用表达式。
- 由于每一种具体的锁存器都有自己特定的状态方程，因此，也称为**特征方程**。

3.1 锁存器




图 3.2 基本 SR 锁存器逻辑图

- 基本SR锁存器：

- 基本SR 锁存器有以下三种形式，逻辑图如图3.2所示。其中图(a) 和图(b) 是输入低电平有效，图(c) 是输入高电平有效。

3.1 锁存器




图 3.2 基本 SR 锁存器逻辑图

- 基本SR锁存器：
 - 集成电路74LS279 中有4个图(a)形式的SR 锁存器，每一个锁存器由两个与非门交叉连接而成。
 - 注意，输入信号采用 $\bar{S}$ ， $\bar{R}$ 形式，它表示低电平有效。这是因为与非门是输入低电平控制的器件，即有一个输入为0时，输出就一定为1。

表 3.1 SR 锁存器功能表

输 入		输 出		Q^{n+1}
$\bar{S}$	$\bar{R}$	Q	$\bar{Q}$	
0	0	1	1	不稳
0	1	1	0	置 1
1	0	0	1	置 0
1	1	Q^n	$\bar{Q}^n$	保持

表3.1列出74LS279中锁存器的功能表。从表中看出，

1. $\bar{S} \bar{R}=00$ 组合时，锁存器的状态是不稳的，因为 $Q^{n+1}=\bar{Q}^{n+1}=1$ ，不符合互补输出的条件。
2. 而 $\bar{S} \bar{R}=11$ 组合时为保持状态，锁存器 $Q^{n+1}=Q^n$ ，状态没有改变。
3. 只有 $\bar{S}=0$ 时，锁存器置“1”； $\bar{R}=0$ 时，锁存器置“0”。

SR锁存器的状态方程如下：

$$\left. \begin{aligned} Q^{n+1} &= \bar{S} + \bar{R}Q^n \\ \bar{S} + \bar{R} &= 1 \end{aligned} \right\} \quad (3.2)$$

式中， $\bar{S} + \bar{R} = 1$ 称为SR锁存器的约束条件。




图 3.3 基本 SR 锁存器状态转换图

图3.3表示基本SR 锁存器的状态转换图。两个圆圈分别表示锁存器处在“0”状态或“1”状态，箭头表示锁存器由现态转向次态的方向，箭头曲线旁边的文字说明状态转换的条件。

状态转换图是时序逻辑中状态变化的一种描述工具。与波形图描述工具一样，它们具有很强的动态性和直观性，要求读者掌握这两种描述工具。

一、基本RS触发器

直接复位置位 FF 的简称。

1. 逻辑符号:

输入端:



R (Reset) 为复位端 (使 $Q = 0$),

S (Set) 为置位端 (使 $Q = 1$)

输出端: $Q, \bar{Q}$

0 状态

1 状态



2. 逻辑功能:

Q^n (Q): 现态,

Q^{n+1} : 次态, 输入信号作用后的状态。


1) 次态方程 (特征方程、状态方程)

Q^{n+1} 表示为输入和 Q^n 的函数式

$$Q^{n+1} = \bar{S} + RQ^n$$

$$S + R = 1 \quad (\text{约束条件})$$

2) 状态转移真值表




S	R	Q^n	Q^{n+1}	功 能
0	0	0	×	不 定
0	0	1	×	不 定
0	1	0	1	置 “1”
0	1	1	1	置 “1”
1	0	0	0	置 “0”
1	0	1	0	置 “0”
1	1	0	0	保 持
1	1	1	1	保 持


3) 激励表 (驱动表) 和状态图

激励表： 列出触发器欲达目标状态所需加的输入信号。

Q^n	Q^{n+1}	R	S
0	0	d	1
0	1	1	0
1	0	0	1
1	1	1	d



状态图： 描述触发器的状态转换关系及转换条件的图形。






4) 工作时序图:

反映输入信号、触发器状态之间对应关系的图形。

初始状态为“0”

逻辑符号:




3. 存在问题:

- (1) R、S之间有约束关系;
- (2) 不能进行定时控制。

4. 高有效的RS触发器:

$$Q^{n+1} = S + \bar{R}Q^n$$

$$S \cdot R = 0 \quad (\text{约束条件})$$



S	R	Q^n	Q^{n+1}	功 能
1	1	0	×	不 定
1	1	1	×	
1	0	0	1	置 “1”
1	0	1	1	
0	1	0	0	置 “0”
0	1	1	0	
0	0	0	0	保 持
0	0	1	1	

3.1 锁存器





图 3.5 门控 SR 锁存器

• 门控SR锁存器

- 门控SR锁存器的逻辑图如图3.5(a) 所示。它是在基本SR锁存器的基础上加以改进，**加了一级输入与非门**，由允许**使能控制信号EN**进行控制。
- EN有效时，锁存器才接收数据输入信号；EN无效时，锁存器拒绝接收数据输入信号。
- 图3.5(b) 示出**门控RS锁存器**的状态转换图。

3.1 锁存器

表 3.2 门控 SR 锁存器功能表

输 入			输 出	
EN	S	R	Q^{n+1}	$\bar{Q}^{n+1}$
0	×	×	保持 Q^n 不变	
1	1	0	1	0
1	0	1	0	1

- 门控SR锁存器

- 数据输入S=1, 且 EN=1 有效时, 则锁存器置“1”; 如果S=1, EN=0, 则锁存器不接收S数据信号。同样, 当数据输入R=1, 且 EN=1 有效时, 锁存器置“0”。

注意, 使能信号EN是电位信号, 只有在EN=1高电平时, 锁存器才能允许接收数据输入信号, 但先决条件是数据输入信号S或R先必须有效。

【例2】 门控SR锁存器的 S , R , EN 输入波形如图3.6(a)所示, 画出 Q 和 $\bar{Q}$ 的波形图。




图 3.6 例 2 波形图

解: Q 和 $\bar{Q}$ 的波形图见3.6(b) 所示, 二者为互补输出。

3.1 锁存器




图 3.7 门控 D 锁存器

- 门控D锁存器

- 图3.7(a)示出门控D锁存器的逻辑图。
- 它与门控SR锁存器相同处在于第一级都是两个与非门，不同处在于只有一个数据输入端D。

3.1 锁存器




图 3.7 门控 D 锁存器

- D 输入又经一个非门加到原来门控SR锁存器的R输入端，变成互补输入，所以D锁存器是门控SR锁存器的一种改进形式。
- 图3.7(b)画出了D锁存器的状态转换图。

3.1 锁存器

表 3.3 D 锁存器功能表

输 入		输 出		说明
D	EN	Q	$\bar{Q}$	
0	1	0	1	置 0
1	1	1	0	置 1
×	0	Q^n	$\bar{Q}^n$	保持

• 门控D锁存器

- 其工作原理是：当数据输入 $D=1$ 且使能控制 $EN=1$ ，锁存器置“1”；当 $D=0$ 且 $EN=1$ 时，锁存器置“0”。但先决条件仍然是数据信号 D 先到，使能控制信号 EN 后到。
- 表3.3是D锁存器的功能表。

思考题：D锁存器的创新改进，解决了SR 锁存器存在的什么问题？

【例3】 D锁存器的数据输入D和使能控制信号EN的波形如图3.8(a)所示，画出Q和 $\bar{Q}$ 的波形图。





图 3.8 例 3 波形图

解：Q和 $\bar{Q}$ 的波形见图3.8(b) 所示，它们是互补的。

二、电平（同步）D 触发器（锁存器）

在门控信号 En （Gate）有效期间，接收输入信号，状态发生改变；否则，触发器状态维持不变。


触发器在 En （Gate）有效电平时间内翻转，
翻转到何状态由输入信号决定。



1) 状态方程:


$En = 0$ 时, 维持原状态。

$En = 1$ 时, 次态方程:



$$Q^{n+1} = D$$


D触发器的次态与输入信号D一致



R和S端始终互补


2) 状态转换真值表

D	$Q^{(n+1)}$
0	0
1	1




又称 D 锁存器 (latch) 或数据暂存器。

3) 状态图



4) 工作时序图：

初始状态为“0”




空翻： 在一个门控信号的作用下，触发器状态变化多于一次的现象。

5) 存在问题:

- (1)可能出现“空翻”现象;
- (2)逻辑功能比较简单。

6) 集成同步D触发器



3.2 触发器

- 锁存器虽然能记忆一位二进制数，但接收的输入数据是在允许使能信号EN控制下进行的。EN是电位信号，靠高电平来打开第一级输入与非门。如果在 EN=1 期间输入数据受到瞬时干扰发生变化，比如1变0或0变1，那么锁存器中接收的数据会发生变化。
- 为了提高锁存器工作的可靠性，人们又创新改进，推出了边沿方式工作的触发器。

3.2 触发器

- 触发器是一种同步双稳态器件，同样用来记忆一位二进制数。
- 所谓**同步**，是指**触发器的记忆状态按时钟脉冲 (CLK) 规定的启动指示点 (脉冲边沿) 来改变**。
- **触发器在时钟脉冲的边沿中启动记忆1位数据的方法，大大提高了逻辑电路的可靠性和工作速度**。
- 因此触发器可取代锁存器，成为应用最广的记忆单元。

三、边沿触发器（寄存器）

☆ “空翻”：是锁存器共有的问题

关键：电平使能

解决方案：改电平使能为边沿触发。

仅在时钟脉冲CP(clock pulse)的**有效边沿**才接受输入信号，改变状态。


1. 边沿触发 D 触发器

1) 逻辑功能

采用上升沿触发。


触发器的次态取决于cp边沿前一瞬间的输入。

$$Q^{n+1} = D$$




2) 时序图


初始状态为“0”




D 寄存器 (register)。



3) 集成边沿D触发器



双D触发器




R_d	S_d	功能
1	1	工作
1	0	置位
0	1	清零
0	0	不定


4) 存在问题：

逻辑功能比较简单。

初始状态为0



$$Q^{n+1} = \overline{Q^n}$$



二进制计数
(二分频)

3.2 触发器




图 3.9 触发器逻辑符号

- 触发器可以在时钟脉冲的正沿(上升沿)改变状态,也可以在时钟脉冲的负沿(下降沿)改变状态。图3.9示出三种形式的触发器逻辑符号。






图 3.9 触发器逻辑符号

- 图3.9示出三种形式的触发器逻辑符号。其中：
 - 时钟端C外面不带小圆圈，表示时钟信号为正脉冲；如果带小圆圈，表示时钟信号为负脉冲。
 - 小三角符号的逻辑功能含义是将时钟信号转换成窄脉冲，使触发器按边沿方式工作。



(a) 正沿 SR 触发器逻辑图



(b) 窄脉冲产生器

图 3.10 SR 触发器逻辑图

• SR 触发器

- 虽然SR触发器没有实际的IC 产品，但是它是构成D触发器和JK触发器的基础。
- 图3.10(a)所示为正沿 SR触发器逻辑图。

2. 负边沿JK触发器


1) 状态方程：

$$Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n$$

$J = K = 0$ 时，具有维持功能；



$J = K = 1$ 时，具有状态翻转功能。

2) 状态表：





J	K	Q^n	Q^{n+1}
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0


3) 状态图



4) 时序图



5) 集成边沿JK触发器





双J-K触发器

初始状态为0

$$Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n$$

$$= \overline{Q}Q^n + \overline{\overline{Q}^n}Q^n = Q^n$$



3. 上升沿 T 触发器



1) 逻辑功能:

$$Q^{n+1} = T\overline{Q}^n + \overline{T}Q^n = T \oplus Q^n$$


T = 0时，触发器维持原状

T = 1时，触发器在CP作用下翻转。

T	Q^n	Q^{n+1}
0	0	0
0	1	1
1	0	1
1	1	0




2) 时序图:



初始状态为0

二进制计数
(二分频)




例

$$Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n$$

$$\begin{cases} J = D \\ K = \overline{D} \end{cases}$$

$$Q^{n+1} = D(\overline{Q}^n + Q^n) = D$$



JK $\rightarrow$ D

例


2/4 线译码器，触发器，已知 A,B的波形，画出 Y,Q的波形。（初态为0）



$$Q_0^{n+1} = \overline{Q_0^n}$$

$$Q_1^{n+1} = Q_1^n$$

$$Q_2^{n+1} = \overline{Q_2^n}$$

$$Q_3^{n+1} = 1$$






$$Q_0^{n+1} = \overline{Q_0^n}$$

$$Q_1^{n+1} = Q_1^n$$


$$Q_2^{n+1} = \overline{Q_2^n}$$

$$Q_3^{n+1} = 1$$


电路如图,其中完成 $Q^{n+1} = \bar{Q}^n + A$ 的电路是_____。




$$Q^{n+1} = A\bar{Q}^n$$



$$Q^{n+1} = J\bar{Q}^n + \bar{K}Q^n = \bar{Q}^n + A\bar{Q}^n = \bar{Q}^n + A$$



$$Q^{n+1} = \bar{A} + Q^n$$





$$Q^{n+1} = \bar{S} + RQ^n = \bar{Q}^n + A\bar{Q}^n = \bar{Q}^n + A$$



电路如图，作出Q的波形。（初始Q=0）

$$J = K = A \oplus Q^n$$

$$Q^{n+1} = J\bar{Q}^n + \bar{K}Q^n = A \oplus Q^n \oplus Q^n = A$$



初始状态为“0”



- SR 触发器

表 3.4 SR 触发器功能表

输 入			输 出		说明
S	R	CLK	Q	$\bar{Q}$	
0	0	×	Q^n	$\bar{Q}^n$	保持
0	1	↑	0	1	置 0
1	0	↑	1	0	置 1
1	1	↑	?	?	不稳

- 图3.10(a)所示为正沿 SR 触发器逻辑图。
- 数据输入端S和R称为同步输入，因为这两个输入的数据只会在时钟脉冲上升沿时被传送到触发器。
- 表3.4是SR触发器的功能表。其中×表示无关，↑表示时钟信号由低到高。

当S为高R为低时，Q输出在时钟脉冲上升沿变高，触发器置1。


当S为低R为高时，Q输出在时钟脉冲上升沿变低，触发器置0。

当S和R两者都为低时，Q 输出状态不会发生变化(保持)。


当S和R两者都为高时，Q 输出状态是不稳定的。

3.2 触发器

- SR 触发器
 - SR触发器不同于门控SR 锁存器的地方在于：它有一个窄脉冲转换器。其功能是**对应时钟脉冲的上升沿**而产生一个持续时间很短的窄脉冲，称为**尖锋脉冲**。
 - 窄脉冲转换器逻辑电路见图3.10(b)所示。时钟信号送到与非门一个输入端，同时又经反相器加到与非门另一个输入端，它比真的时钟信号**延迟了一个非门时间**，从而使逻辑电路产生了一个**宽度为若干毫微秒（纳秒）**的窄脉冲。
 - 图3.10(a)所示的逻辑分三部分；除窄脉冲转换器外，中间部分是控制门，右边部分是锁存器。控制门 G_1 、 G_2 输出的窄脉冲送到 G_3 还是 G_4 ，取决于S, R的数据输入信号。



(a) 在时钟上升沿触发器从 0 态变为 1 态



(b) 在时钟上升沿触发器从 1 态变为 0 态

图 3.11 正沿 SR 触发器工作机理

【例4】 SR 触发器的S、R 和 CLK 输入波形示于图3.12(a)所示，画出Q和 $\bar{Q}$ 的工作波形(假定触发器现态 Q^n 为0)。




图 3.12 例 4 波形图

解：Q 和 $\bar{Q}$ 的波形示于图3.12(b) 中：

①在时钟脉冲1, $S=0, R=0$, 所以 $Q=Q^n=0, \bar{Q}=1$;

②在时钟脉冲2, $S=0, R=1$, 所以 $Q=0, \bar{Q}=1$;

③在时钟脉冲3, $S=1, R=0$, 所以 $Q=1, \bar{Q}=0$;

④在时钟脉冲4, $S=0, R=1$, 所以 $Q=0, \bar{Q}=1$;

⑤在时钟脉冲5, $S=1, R=0$, 所以 $Q=1, \bar{Q}=0$

3.2 触发器

- D触发器

- D 触发器是在SR 触发器基础上构建的。SR触发器增加一个非门，就构成一个D触发器，如图3.13(a) 所示。





图 3.13 D 触发器

3.2 触发器




图 3.13 D 触发器

- D触发器
 - D触发器的特点在于只有一个数据输入端D, 经反相器反相后, 变成互补数据输入, 送到 SR 触发器, 从而**避免了RS 触发器存在的问题**。
 - 由于D触发器只有一个数据输入端, 使用非常方便, 在工程中得到了最广泛的应用。

表 3.5 D 触发器功能表

输 入		输 出		说 明
D	CLK	Q	$\bar{Q}$	
1	↑	1	0	置位(存 1)
0	↑	0	1	复位(存 0)

- D触发器的工作原理是：
 - 当数据输入 $D=1$ ，且在时钟脉冲的上升沿，触发器置位(1状态)；当数据输入 $D=0$ ，且时钟脉冲的上升沿，触发器复位(0状态)。
 - 图3.13(b)画出了D 触发器的状态转换图。
 - 表3.5是它的功能表。
 - 如用CLK表示时钟，且CLK=1时，**D触发器的特征方程**为：

$$Q^{n+1} = D \cdot CLK = D$$

【例5】 图3.14(a)所示为D 触发器的数据输入波形，画出输出 Q 和 $\overline{Q}$ 的波形图。




图 3.14 例 5 波形图

解 Q 和 $\overline{Q}$ 的波形图见图3.14(b)所示。

3.2 触发器

- JK触发器
 - JK触发器是一种广泛使用的触发器类型。
 - 字母J和K只表示它们是两个数据输入端符号，而没有什么特别的含义。
 - JK触发器与SR触发器在置位、复位方面的功能是相同的，也没有改变其操作过程。
 - 不同之处在于，**JK触发器改进了SR触发器存在的不稳定状态。**

3.2 触发器




图 3.15 正沿 JK 触发器

图3.15示出一种**正沿JK触发器**的内部逻辑。它不同于SR 触发器的地方在于， G_1 门和 G_2 门都是三个输入端：

- Q 输出反馈连接到 G_2 门的输入端， $\bar{Q}$ 输出反馈连接到 G_1 门的输入端；
- 两个数据输入分别表示 J 和 K ；
- 一个窄脉冲时钟输入信号。

表3.6列出了正沿JK触发器的功能表。

图3.17示出它的状态转换图。

表 3.6 正沿 JK 触发器功能表

输 入			输 出		说 明
J	K	CLK	Q	$\bar{Q}$	
0	0	↑	Q^n	$\bar{Q}^n$	保持
0	1	↑	0	1	置 0
1	0	↑	1	0	置 1
1	1	↑	$\bar{Q}^n$	Q^n	交替




图 3.17 JK 触发器状态转换图

当时钟信号有效时，JK触发器的特征方程表达式为：

$$Q^{n+1} = J\bar{Q}^n + \bar{K}Q^n$$




图 3.16 正沿 JK 触发器工作机理

下面分四种情况说明JK触发器的工作机理。

- 见图3.16所示，假定触发器现态为0，令 $J=1$ ， $K=0$ 。当时钟脉冲①出现时，产生的窄脉冲①被传送到 G_1 门。由于 $\bar{Q}=1$ ， $J=1$ ， G_1 门有效，它输出的窄脉冲①使触发器置1。
- 触发器现态为1，令 $J=0$ ， $K=1$ ，当时钟②出现时，产生的窄脉冲②传送到 G_2 门。由于 $Q=1$ ， $K=1$ ， G_2 门有效，它输出的窄脉冲②使触发器置0。
- 触发器现态为0，令 $J=0$ ， $K=0$ ，当时钟③出现时，由于 G_1 门、 G_2 门均关闭，没有窄脉冲③输出，触发器处于保持状态。
- 触发器现态为0，令 $J=1$ ， $K=1$ ，由于 $Q=0$ ， $J=1$ ， G_1 门打开，当时钟④出现时，窄脉冲④使触发器置1。




图 3.16 正沿 JK 触发器工作机理

现在Q为置1态，若 $J=1$ ， $K=1$ 不变，下一个窄脉冲通过 G_2 使触发器置0。由此看到，**当 $J=1$ ， $K=1$ 时，对每一个连续的时钟脉冲，触发器可改变成相反状态或计数状态**，这种工作方式称为**交替操作**。这样，在JK触发器中，对数据输入组合不加限制，即 $JK=11$ 是允许的，因而使用起来比SR锁存器方便。




图 3.18 JK 触发器强置输入端 $\overline{\text{PRE}}$ 和 $\overline{\text{CLR}}$

- JK触发器和D触发器还带有强置输入端 $\overline{\text{PRE}}$ 和 $\overline{\text{CLR}}$ ：
- $\overline{\text{PRE}}$ 用来使触发器强置1， $\overline{\text{CLR}}$ 用来使触发器强置0，见图3.18所示。
- 两个强置输入信号都是低电平有效，且不能同时起作用。
- 由于信号直接加在锁存器上，其优先级要比J,K 输入信号高，因而触发器的输出状态取决于 $\overline{\text{PRE}}$ 或 $\overline{\text{CLR}}$ 。
- 这两个强置输入信号也称为异步输入，通常处于高电平。




图 3.18 JK 触发器强置输入端 $\overline{PRE}$ 和 $\overline{CLR}$

- 构成**负沿JK触发器**时，要对输入的时钟CLK信号进行转换，产生一个窄的负脉冲作为触发工作脉冲。
- 芯片 74HC112中集成了两个负沿JK 触发器。

【例6】 图3.19所示为芯片74HC112负沿JK 触发器的输入波形，请画出输出端Q的波形图。




图 3.19 例 6 波形图

解：输出Q的波形图见图3.19下部所示。

触发器输出Q 在时钟后沿改变状态，出现异步输入 $\overline{\text{CLR}}=0$ 时，输出Q强置为0；出现异步输入 $\overline{\text{PRE}}=0$ 时，输出Q强置为1。

3.2 触发器

- 触发器的应用和时间参数
 - 触发器的应用：触发器是构成复杂时序逻辑电路最基本的组成单元。
 - 按照触发器在时序逻辑电路中的作用，它的应用主要有以下五个方面：
 - 用作并行数据寄存器：
 - 一个触发器只存储一位二进制数，若并行存储 n 位二进制数，则需要 n 个触发器。这 n 个触发器按并行方式连接就构成并行数据寄存器，简称寄存器。

3.2 触发器

- 触发器的应用
 - 用作计数器：
 - 1个触发器用作计数器时，可记忆两个状态；
 - 2个触发器按串行方式连接成2位计数器时，可记忆 2^2 个状态；
 - n 个触发器按串行方式连接成 n 位计数器时，可记忆 2^n 个状态。
 - 这 2^n 个状态数对应了 2^n 个时钟脉冲CLK。换句话说，计数器记忆时钟脉冲CLK的个数。

3.2 触发器

- 触发器的应用
 - 用作分频器：
 - 一个触发器接成计数模式按时钟脉冲CLK的固定频率工作，若CLK 的频率为 f_n ，则该触发器Q端输出信号的频率变为 $f_n/2$ 。触发器的这种应用称为分频。
 - 用作时序脉冲产生器
 - 它由计数器进行改造，产生固定顺序的循环型脉冲序列
 - 用作控制器
 - 它由计数器进行改造，产生数字系统中执行部件所需要的电位控制信号和脉冲控制信号




图 3.20 输入信号与输出信号的时间关系

- 触发器的时间参数

- 数据输入信号 (J, K, D) 的时间参数如图3.20所示，它要求输入信号在时钟有效边沿之前和之后都有一段稳定不变的时间，否则这个信号就不能可靠写入触发器。这两个时间参数的含义是：

- **建立时间 t_s** ：数据输入信号必须在时钟有效边沿之前提前到来的时间。
- **保持时间 t_h** ：数据输入信号在时钟有效边沿之后继续保持不变的时间。




图 3.20 输入信号与输出信号的时间关系

- 触发器的时间参数
 - 时钟信号的时间参数：
 - 时钟高电平宽度 t_{wh} ：时钟信号保持为高电平的最小持续时间。
 - 时钟低电平宽度 t_{wl} ：时钟信号保持为低电平的最小持续时间。
 - 时钟信号的宽度和输入信号建立时间、保持时间有关。




图 3.20 输入信号与输出信号的时间关系

- 触发器的时间参数
 - 时钟信号的时间参数
 - t_{wh} 和 t_{wl} 之和是保证触发器能正常工作的最小时钟周期，进而可确定触发器的最高工作频率：

$$f_{max} \leq \frac{1}{t_{wh} + t_{wl}} \quad (3.5)$$


- 触发器的翻转延迟时间 t_p ：
 - 触发器的翻转延迟时间 t_p ：定义为时钟CLK信号幅度50%到触发器Q端输出信号幅度50%的时间间隔。

表3.7列出了CMOS和TTL四种触发器型号的时间参数值。

表 3.7 CMOS 和 TTL 四种触发器型号的时间参数值 (25°C)

时间参数	CMOS		TTL	
	74HC74A	74AHC74	74LS74A	74F74
t_p	17ns	4.6ns	40ns	6.8ns
t_s	14ns	5.0ns	20ns	2.0ns
t_h	3ns	0.5ns	5ns	1.0ns
t_{wh}	10ns	5.0ns	25ns	4.0ns
t_{wl}	10ns	5.0ns	25ns	5.0ns
$t_w(\overline{\text{CLR}}/\overline{\text{PRE}})$	10ns	5.0ns	25ns	4.0ns
$f_{\max}$	35MHz	170MHz	25MHz	100MHz

3.3 寄存器和移位寄存器



功能表

输出控制	G	D	输出
0	1	1	1
0	1	0	0
0	0	$\times$	Q^n
1	$\times$	$\times$	高阻

图 3.21 D 锁存器构成的寄存器

- 寄存器
 - 由锁存器或触发器组成、一次能够并行存储 n 位比特数据的逻辑部件称为寄存器。
 - 寄存器是计算机和数字系统中最常用的功能构件。

§3.3 锁存器和寄存器

- 锁存器
- 寄存器
- 移位寄存器
 - ◎ 单向移位寄存器
 - ◎ 单向移位寄存器应用
 - 环形计数器
 - 扭环型计数器
- 中规模双向移位寄存器

锁存器：立即响应输入（或电平触发）；

寄存器：依赖时钟响应输入（边沿触发）。

一. 锁存器

用来暂时存放二进制代码或数据的电路。


D: 数据输入

G: 输入使能

Q: 数据输出


OE: 输出使能

74LS373			
3	D0	Q0	2
4	D1	Q1	5
7	D2	Q2	6
8	D3	Q3	9
13	D4	Q4	12
14	D5	Q5	15
17	D6	Q6	16
18	D7	Q7	19
1	$\overline{\text{OE}}$		
11	LE		



• 集成三态输出8位锁存器74LS373

OE	LE	D(输入)	Q(输出)
0	1	D7~D0	D7~D0
0	0	X	输出保持
1	X	X	高阻态



在LE(latch enable)高电平期间输出随输入变化



锁存器使用：输入有效数据的稳定滞后于锁存信号，

3.3 寄存器和移位寄存器

- 寄存器

- 图3.21示出由8个D锁存器构成的8位寄存器74LS373逻辑图和功能表。

- 8个D锁存器的时钟控制端连接在一起，用一个公共的电位信号 G 来控制，而各锁存器的数据输入端各自独立接受数据。
 - 输出采用三态门形式，在输出控制信号作用下，可以呈现0、1、高阻三种输出状态，例如输出控制信号有效时(低电平)，三态门打开，寄存器输出呈现0或1状态。
 - 通过三态门输出的寄存器便于组成数据总线，用来在这个公用数据传输通道上分时传送各寄存器的数据。




图 3.22 D 触发器构成的寄存器

• 寄存器

- 常用的寄存器大多由D触发器构成，这是因为D触发器采用时钟边沿触发方式，工作十分可靠，且只有一个数据输入端，使用也很方便。
- 图3.22示出由8个D触发器构成的8位寄存器74LS374逻辑图和功能表。


74LS373与74LS374的区别在于：

- ①后者由触发器构成，前者由锁存器构成。
- ②后者时钟信号采用边沿方式工作，前者时钟信号采用电位(高电平)方式工作。


注意，寄存器并不一定要通过三态门输出。例如**74LS273寄存器**由8个D触发器组成，其输出不带三态门，用Q端输出，且有一个公用的 $\overline{CLR}$ 清除端。当 $\overline{CLR}$ 低电平时，8个D触发器全部置0，即寄存器清除为0状态。

二. 寄存器

寄存器是计算机或其他数字系统的主要部件之一，它用来暂时存放数据或代码。





CP: 寄存指令。



寄存器使用：输入的有效数据的稳定先于打入脉冲。

•集成三态输出8位寄存器74LS374

OC	CP	D(输入)	Q(输出)
0	↑	D7~D0	D7~D0
0	↑	X	输出保持
1	X	X	高阻态




74LS374

三. 移位寄存器 Shift register

在CP作用下，将所存的代码移至紧邻的左一位或右一位。

1. 单向移存器（右移）



$$Q_0^{n+1} = D, Q_1^{n+1} = Q_0^n,$$


$$Q_2^{n+1} = Q_1^n, Q_3^{n+1} = Q_2^n$$

例如：要移入1111

4个CP过后，
1111移入

CP	DIR	Q0	Q1	Q2	Q3
1	1	1	X	X	X
2	1	1	1	X	X
3	1	1	1	1	X
4	1	1	1	1	1

← 可用于串并转换



双四位移位寄存器



D: 串行输入

CLK: 时钟


RST: 异步清零

Q0~Q3: 输出(Q0 --> Q3)

输 入			输 出				功 能
CP	D _S	CR	Q ₀	Q ₁	Q ₂	Q ₃	
×	×	H	L	L	L	L	清除
↓	×	L	Q _{0n}	Q _{1n}	Q _{2n}	Q _{3n}	保持
↑	L	L	L	Q _{0n}	Q _{1n}	Q _{2n}	右移
↑	H	L	H	Q _{0n}	Q _{1n}	Q _{2n}	



$$Q_3^{n+1} = D, Q_2^{n+1} = Q_3^n, \\ Q_1^{n+1} = Q_2^n, Q_0^{n+1} = Q_1^n$$



2. 单向移存器的应用 - - 移存型计数器

用移位寄存器来构成的计数器。




将移存器中某些触发器的输出反馈到串行输入端。

- 环型计数器
- 扭环型计数器

1) 环型计数器 (Ring Counter)



将移存器的最后一级输出反馈到第一级的输入。

• ✖ 电路结构:




取状态只有一个 1或0 的为主循环，4进制计数器。不需要译码

※ 主循环波形图:



顺序脉冲



• ✕ 电路特点

n 位移存器，可构成 模 $M = N$ 的环形计数器。

缺点：无自启动能力，电路利用率不高。在计数开始之前，预置 $Q_0Q_1Q_2Q_3 = 1000$ ，进入主循环。




优点：不需要译码器，输出顺序脉冲。

2). 扭环形计数器 (Johnson Counter)

将移存器的最后一级输出反相后接到第一级的输入。



※ 电路结构：

$$D_0 = \overline{Q_3^n}$$



取格雷码计数状态为主循环，模 $M=8$ 的计数。

※ 主循环波形图:



※ 电路特点

优点:


- 扭环形计数器的模 $M = 2N$, 提高了电路利用率;
- 电路状态译码时不会产生竞争 - 冒险现象。

缺点:

- 无自启动能力。在异步清零0000, 进入主循环。


四、中规模 8位双向移位寄存器 - - 74LS299

- 异步清零；
- CP : $\uparrow$ 有效；
- 并行数据端输入/输出双向口；
- 两个低电平有效的输出使能控制G1、G2。两者为全“0”时，端口为输出方式；
- S_1S_0 控制四种操作。



74LS299的逻辑符号


输入信号						响应操作
Rd	G ₂	G ₁	S ₁	S ₀	CP	
0	0	0	×	×	×	清零, $Q_A \sim Q_H \rightarrow I/O_A \sim I/O_H$ 输出低电平
1	×	×	1	1	↑	并行置数, $I/O_n \rightarrow Q_n$
1	0	0	0	1	↑	右移, $S_R \rightarrow Q_A, Q_A \rightarrow Q_B, Q_H$ 右移出, $Q_A \sim Q_H \rightarrow I/O_A \sim I/O_H$
1	0	0	1	0	↑	左移, $S_L \rightarrow Q_H, Q_H \rightarrow Q_G, Q_A$ 左移出, $Q_A \sim Q_H \rightarrow I/O_A \sim I/O_H$
1	0	0	0	0	×	保持, $Q_A \sim Q_H$ 输出保持不变, $Q_A \sim Q_H \rightarrow I/O_A \sim I/O_H$



74LS299的逻辑符号

Parallel in/Serial out

实现7位并行 - 串行转换
电路




置数


右移

CP	QA	QB	QC	QD	QE	QF	QG	QH
1	0	D0	D1	D2	D3	D4	D5	D6
2	1	0	D0	D1	D2	D3	D4	D5
3	1	1	0	D0	D1	D2	D3	D4
4	1	1	1	0	D0	D1	D2	D3
5	1	1	1	1	0	D0	D1	D2
6	1	1	1	1	1	0	D0	D1
7	1	1	1	1	1	1	0	D0
8	0	D0	D1	D2	D3	D4	D5	D6

实现8位串行—并行 数据转换



串行通信:




二进制计算:

左移 n 为, 乘 2^n ; 右移 n 为, 除 2^n ;

※ 通用（双向）移位寄存器的应用：

- 数据传输方式的转换，并入—串出、串入—并出；
- 计算机系统乘、除运算部件；
- 构成环形计数器，实现脉冲分配。



74LS299的逻辑符号

3.3 寄存器和移位寄存器




图 3.23 寄存器的七种结构类型

- 移位寄存器

- 在时钟信号控制下，将所寄存的数据向左或向右移位的寄存器称为移位寄存器。
- 图3.23示出了寄存器的七种结构类型。

- 移位寄存器

- 图3.23示出了寄存器的七种结构类型。

- 图3.23(a)为数据**并行输入并行输出**，即3.3.1节所讲的内容；
 - 图3.23(b)为**右移寄存器**，数据从左端串行输入从右端串行输出；
 - 图3.23(c)为**左移寄存器**，数据从右端串行输入从左端串行输出；
 - 图3.23(d)为**循环右移寄存器**；
 - 图3.23(e)为**循环左移寄存器**；
 - 图3.23(f)为**并行输入的右移寄存器**；
 - 图3.23(g)为**串行输入并行输出的右移寄存器**。

除了图3.23(a)以外，其他六种都有移位功能。




图 3.24 右移寄存器逻辑图

- 移位寄存器

- 图3. 24是4位右移寄存器的逻辑图。它把左面一位触发器的输出端接到右面一位触发器的输入端，即连接关系满足 $D_i = Q_{i-1}$ ，同时把所有触发器的时钟端连接在一起，用同步脉冲信号进行控制。

3.3 寄存器和移位寄存器

- 移位寄存器

- 用同样的方法可以构成左移寄存器，此时将右面一位触发器的输出端接到左面一位触发器的输入端，其连接关系满足 $D_i = Q_{i+1}$ 。
- 实际应用中常常采用中规模通用移位寄存器，它是将若干触发器和逻辑门集成在一块芯片上，从而为使用带来很大方便。
- 图3.25是8位通用移位寄存器74LS299的逻辑电路图，它具有四种工作模式：并行置数、左移、右移、保持(寄存)数据，可以实现并入并出、并入串出、串入串出、串入并出操作。




图 3.25 74LS299 8 位通用移位寄存器逻辑图

- 移位寄存器

- 左移时寄存器的各级输入表达式为：

$$D_H = S_L$$

$$D_i = Q_{i+1}$$

式中， S_L 为左移输入(串行输入)值， i 表示寄存器的某一位。

若把整个移位寄存器所存储的信息看作一个二进制数，则左移时的功能可表示为

$$[R] = 2[R] + S_L$$

式中，用 $[R]$ 表示移位寄存器的内容， $2[R]$ 表示其内容乘以2，也就是左移一位，再加上串行输入值 S_L 。

- 移位寄存器

- 类似地，右移时寄存器有以下表达式：

$$D_A = S_R$$

$$D_i = Q_{i-1}$$

$$[R] = [R]/2 + S_R$$

右移的功能相当于把寄存器的内容除以2，并在最高位置入右移(串行输入) S_R 值。

- 移位寄存器

- 图3. 25中并行输入输出引脚是公用的。由于输入操作和输出操作不可能同时发生，即这两个操作是分时进行的，因此通过最下面一排三态门来进行控制。
- 当三态门关闭时，用 $A, B, C, \dots, H$ 引脚并行置数；当三态门打开时，用同一个引脚并行输出 $Q_A, Q_B, Q_C, \dots, Q_H$ 中的数据。
- 接到触发器D输入端的四与或门从左到右依次组织成右移、左移、并行置数、保持四种功能逻辑(由选择控制端 S_1S_0 选择其中之一)，在时钟脉冲到来时，将四与或门的输出打入到8个D触发器保存。
- 此外，8位通用移位寄存器还有一个公用清除端，用来预置寄存器原始内容为0。

- 移位寄存器

- 通用移位寄存器用途十分广泛，在计算机系统中可用作累加寄存器、缓冲寄存器、乘除部件中的部分积/被除数寄存器和乘/商寄存器、串-并转换器、并-串转换器等。
- 在这些应用中，不外乎采用四种工作方式：串入-串出、串入-并出、并入-串出和并入-并出。其中，串入-串出和并入-并出的工作比较简单，芯片本身就可以完成。而另外两种串-并变换则需要一定的控制信号，用它控制转换的开始和结束。为此，还需要外加电路。

3.4 计数器

- 计数器的功能是记忆脉冲的个数，它是数字系统中应用最广泛的基本时序逻辑构件。
- 计数器所能记忆脉冲的最大数目称为该计数器的模，用字母 M 来表示。
- 构成计数器的核心元件是触发器。
- 计数器的种数繁多，分类方法也不同。
 - ① 按计数功能来分，可分为加法计数器、减法计数器、可逆计数器；
 - ② 按进位基数来分，可分为二进制计数器(模为 2^r 的计数器， r 为整数)、十进制计数器、任意进制计数器；
 - ③ 按进位方式来分，可分为同步计数器(又称并行计数器)、异步计数器(又称串行计数器)。

- 同步计数器

- 同步计数器电路中，所有触发器的时钟都与同一个时钟脉冲源连在一起，每一个触发器的状态变化都与时钟脉冲同步。




图 3.26 计数方式构成的同步模 8 计数器

- 用计数方式构成的同步计数器

- 图3. 26(a)所示为**3位同步模8计数器**逻辑图，它由**3个JK触发器**组成。




图 3.26 计数方式构成的同步模 8 计数器

- 同步计数器
 - 用计数方式构成的同步计数器
 - 注意每个触发器的JK端在一起加上高电平，它就按交替方式或计数方式工作。
 - 计数器的模 $M = 2^3 = 8$ 。
 - 图3.26(b)是计数器的工作波形图。
 - 注意，各触发器工作前要清零。(为什么?)

表 3.8 模 8 计数器的状态转移表

时钟个数	PS(现态)			NS(次态)		
	Q_2	Q_1	Q_0	Q_2	Q_1	Q_0
1	0	0	0	0	0	1
2	0	0	1	0	1	0
3	0	1	0	0	1	1
4	0	1	1	1	0	0
5	1	0	0	1	0	1
6	1	0	1	1	1	0
7	1	1	0	1	1	1
8	1	1	1	0	0	0
9(循环)	0	0	0	0	0	1

做状态转移表的方法与第2章组合逻辑中做真值表的方法相似，先规定一个现态(PS)值，然后做出次态(NS)值。依此类推，直到计数器状态循环为止。




图 3.27 模 8 计数器状态转移图

根据状态转移表，画出状态转移图，如图3.27所示。

状态转移图是一种有向图，每个**状态**用一个圆圈表示，圈内可写上状态名称。**状态转移**用箭头线段表示。若在某状态时电路有**输出**，输出就写在表示该状态的圆圈内或圆圈外。

状态转移表和状态转移图是分析设计时序逻辑电路的重要工具，读者必须掌握。

思考题 你能利用D触发器，用计数方式构成 $M = 8$ 的同步二进制计数器吗？




图 3.28 模 6 扭环计数器逻辑图

- 用移位寄存器构成的同步计数器
 - 计数器也可以由移位寄存器构成。这时要求移位寄存器有 M 个状态，分别与 M 个计数脉冲相对应，并且不断在这 M 个状态中循环。
 - 为此，移位寄存器电路中需要加入反馈。采用两种方法：一种称**扭环计数器** ($\overline{Q_2}$ 反馈)，另一种称**环形计数器** (Q_2 反馈)。




图 3.28 模 6 扭环计数器逻辑图

图3.28为模6扭环计数器逻辑图。

由于加电时各触发器的状态是随机的(0或1)，因此**计数器工作前必须清零**。

K位移位寄存器构成的扭环计数器，可以计 $2K$ 个数，即模 $M = 2K$ 。此处 $K=3$ ，所以 $M = 6$ ，使用D触发器。

表 3.9 模 6 扭环计数器状态转移表

CLK	PS			NS			输出/输入
	Q_2	Q_1	Q_0	Q_2	Q_1	Q_0	$\bar{Q}_2 = D_0$
1	0	0	0	0	0	1	1
2	0	0	1	0	1	1	1
3	0	1	1	1	1	1	1
4	1	1	1	1	1	0	0
5	1	1	0	1	0	0	0
6	1	0	0	0	0	0	0
7	0	0	0	0	0	1	1

状态转移表如表3.9所示。

先写出 **PS(现态)** $Q_2Q_1Q_0 = 000$ ，反馈信号 $D_0 = 1$ ，时钟1到来时，这些状态都右移一位，得 $NS = 001$ ，以及新的 $D_0 = 1$ 。用同样的方法继续求**NS新状态**，直到回到原始状态000结束。

根据状态转移表，画出状态转移图如图3.29(a)所示，它是模6计数器。图3.29(b)画出了扭环计数器的工作波形图。




图 3.29 模 6 扭环计数器状态转移图和波形图

实际应用时需要用译码器译出计数器各状态的函数。

此处有6个状态 $M_0 \sim M_5$ ，每个状态由三个变量

$(Q_2、Q_1、Q_0)$ 组成译码函数如下：

$$M_0 = \bar{Q}_2 \bar{Q}_1 \bar{Q}_0, \quad M_1 = \bar{Q}_2 \bar{Q}_1 Q_0, \quad M_2 = \bar{Q}_2 Q_1 \bar{Q}_0$$

$$M_3 = Q_2 Q_1 Q_0, \quad M_4 = Q_2 Q_1 \bar{Q}_0, \quad M_5 = Q_2 \bar{Q}_1 \bar{Q}_0$$

我们发现：不论 K 等于多少，计数器每个状态中只有一个触发器发生状态变化，故译码函数都可简化成二变量函数。因此各状态的译码函数简化如下(从波形图3.29(b)发现，每个状态由2个向上或向下变化的波形嵌住)：

$$M_0 = \bar{Q}_2 \bar{Q}_0, \quad M_1 = \bar{Q}_1 Q_0, \quad M_2 = \bar{Q}_2 Q_1$$


$$M_3 = Q_2 Q_0, \quad M_4 = Q_1 \bar{Q}_0, \quad M_5 = Q_2 \bar{Q}_1$$

移位寄存器构成的扭环同步计数器，不论 K 有多少，由于每个计数状态中只有一个触发器发生反转，因此译码函数只有两个触发器状态组成，故译码波形非常好，不带毛刺。

环形计数器由 Q_2 端输出反馈到输入端，但需要通过强置端PRE或CLR设置原始状态 $Q_2Q_1Q_0 = 100$ (不能出现000或111)，计数器的模为 K ，触发器数目等于状态数，其状态变化规律是 $100 \rightarrow 010 \rightarrow 001 \rightarrow 100$ 。这是一种循环右移计数器，又称定序型计数器，其状态输出不需要译码。

3.4 计数器

- 异步计数器
 - 异步计数器中各触发器的时钟不是来自同一个时钟脉冲源。状态变化时第1个触发器与时钟源同步，其他则要滞后一些时间。
 - 异步计数器的工作原理有点像“多米诺骨牌”。
 - 异步计数器的分析方法与同步计数器很相似，区别是把时钟信号当作输入信号来处理。




(a) 逻辑图

图 3.30 异步模 16 计数器

- 异步模16计数器

- 图3.30 (a) 为4位异步模16计数器的逻辑图。
各级的JK输入端接上逻辑高电平(交替方式),
除第1级时钟输入端接时钟源外,其他各级的
时钟取自上一级触发器的输出。由于是负沿
触发,它取自原码输出端(正脉冲),经非门
反相变成负脉冲。



(b) 波形图

图 3.30 异步模 16 计数器

- 异步模16计数器

- 图3. 30 (b) 是4位异步计数器的波形图。
- 还可以列出状态转移表和状态转移图。

异步计数器中有一个**翻转时间问题**需要讨论。

对触发器 FF_0 来说，从时钟**CLK下降沿**开始到 FF_0 **翻转结束**，有一个翻转时间 t_p 。对 FF_1 来说，仍以CLK做时间基准，从下降沿开始，经 FF_0 翻转再到 FF_1 翻转结束，需要 $2t_p$ 时间。同理，对 FF_3 来说，翻转结束需要 $4t_p$ 时间。若使用 n 个触发器，求得输入CLK的最大时钟频率为：

$$f_{max} = \frac{1}{n \cdot t_p}$$

3.4 计数器

- 异步计数器
 - 异步模10计数器




图 3.31 异步模 10 计数器

3.4 计数器

- 异步计数器


- 异步模10计数器

- 图3.31所示为BCD码异步模10计数器，它由4位异步模16计数器(图3.30)改造得来。
 - 当计数器状态变成BCD 码1001 (9) 以后，需要跳过1010~1111六个数，下一个状态理应是BCD码0000，而不是二进制码1010。

- 异步计数器


- 异步模10计数器

- 由于BCD码只有0000 (0) ~ 1001 (9) 十个数，不能出现1010，所以二进制码1010应变成BCD码的0000。
 - 为此，通过4输入与非门对 1010状态进行检测译码，其输出 $\overline{\text{CLR}}$ 信号使4个触发器清0，即变成BCD码0000。
 - 事实上，在出现1010的刹那间(第10个脉冲后沿)，与非门输出的 $\overline{\text{CLR}}$ 信号变低，用强置清0端 $\overline{\text{CLR}}$ 使计数器状态变成0000，即十进制数0，重新开始计数。
 - 模10计数器常称为十进制计数器。




(b) 波形图

图 3.31 异步模 10 计数器



(a) 逻辑图



(b) 波形图

图 3.31 异步模 10 计数器

3.4 计数器

表 3.10 几种中规模同步计数器

型 号	模 式	预 置	清 零	工作频率
74LS162A	4 位, 模 10	同步	同步(低)	25MHz
74LS160A	4 位, 模 10	同步	异步(低)	25MHz
74LS168	4 位, 模 10, 可逆	同步	无	40MHz
74LS190	4 位, 模 10, 可逆	异步	无	20MHz
74ALS568	4 位, 模 10, 可逆	同步	同步(低)	20MHz
74LS163A	4 位, 模 16	同步	同步(低)	25MHz
74LS161A	4 位, 模 16	同步	异步(低)	25MHz
74ALS561	4 位, 模 16	同步	同步(低) 异步(低)	30MHz
74LS193	4 位, 模 16, 可逆	异步	异步(高)	25MHz
74LS191	4 位, 模 16, 可逆	异步	无	20MHz
74ALS569	4 位, 模 16, 可逆	同步	异步(低)	20MHz
74ALS867	8 位, 模 256	同步	同步	115MHz
74ALS869	8 位, 模 256	异步	异步	115MHz

3.4 计数器

- 中规模集成计数器及应用
 - 中规模集成计数器的有关性能
 - 实际应用中，可直接采用芯片厂商生产的中规模集成计数器。它有同步计数器和异步计数器两类，而且是多功能的。
 - 同步计数器具有工作速度快，译码后输出波形好等优点，使用非常广泛。


- 中规模集成计数器的有关性能
 - 中规模同步计数器品种很多，并且具有如下多种功能：
 - 可逆计数也叫加/减计数。实现可逆计数的方法有可逆计数两种：加减控制方式和双时钟方式。
 - 加减控制方式就是用—个控制信号 $U/\bar{D}$ ，来控制计数方式。当 $U/\bar{D} = 1$ 时，作加法计数；当 $U/\bar{D} = 0$ 时，作减法计数。
 - 在双时钟方式中，计数器有两个外部时钟输入端： CP_+ 和 CP_- ，当前者输入时作加法计数；当后者输入时，作减法计数。不加外部时钟时，应根据器件的要求接1或接0，使之不起作用。

- 中规模同步计数器品种很多，并且具有如下多种功能：
 - 预置功能：计数器有一个预置控制端 $\overline{LD}$ ，非号表示低电平有效，当 $\overline{LD} = 0$ 时，可使计数器的状态等于预先设定的状态，即 $Q_D Q_C Q_B Q_A = DCBA$ ，其中， $DCBA$ 为预置的输入数据。
 - 预置有同步预置和异步预置两种方式。
 - 在同步预置中， $\overline{LD}$ 信号变为有效之后并不立即实行预置，而是要到下一个时钟有效边沿到来时才完成预置功能，即预置的实现与时钟同步。
 - 在异步预置中， $\overline{LD}$ 信号变为有效时($\overline{LD}=0$)，立即将预置数据送到各触发器，而与此时的时钟信号无关，这类似于触发器的复位/置位。通常是把预置数据在 $\overline{LD}$ 控制下直接加到触发器的置位端。

- 中规模同步计数器品种很多，并且具有如下多种功能：
 - **复位功能**：大多数中规模同步计数器都有复位功能。复位功能分为**同步复位**和**异步复位**，其含义和同步预置与异步预置的含义相似。
 - **时钟有效边沿的选择**：一般而言，中规模的**同步计数器**都是**上升沿触发**，而**异步计数器**则是**下降沿触发**。但有的同步计数器有两个专用时钟输入端 CP 和 CT ，且满足 $CP_i = \overline{CP} CT$ 关系。当 $CP = 0$ 时， CT 的下降沿有效，使用下降沿触发系统；当 $CT = 1$ 时， CP 的上升沿有效，使用上升沿触发系统。
 - **其他功能**：同步计数器还有**进位(借位)输出功能**，**计数控制输入功能**。后者可用来**控制计数器是否计数**，常用在多片同步计数器级联时，控制各级计数器的工作。

【例7】 分析74LS163 同步模16计数器。

图3.32(a) 是74LS163的逻辑图，图3.32(b) 是它的典型工作波形图。



(a) 74LS163的逻辑图

图 3.32 74LS163 同步模 16 计数器

74LS163的功能如表3. 11所示。


表 3.11 74LS163 功能表

清 除	PT	$\overline{\text{LD}}$	CLK	D_3	D_2	D_1	D_0	Q_3	Q_2	Q_1	Q_0
0	×	×	↑	×	×	×	×	0	0	0	0
1	0	1	↑	×	×	×	×	保持原状态			
1	×	0	↑	d	c	b	a	d	c	b	a
1	1	1	↑	×	×	×	×	计数			

【例7】 分析74LS163 同步模16计数器。

解：根据上述资料，可以看出74LS163具有如下功能：

1. 此器件为4位二进制加法计数器，模为16，时钟上升沿触发。
2. 同步清除，清除输入端的低电平将在下一个时钟脉冲正沿配合下把四个触发器的输出置为低电位，而不管使能输入PT为何电平。
3. 预置受时钟控制，为同步预置。当 $\overline{LD} = 0$ 时，在时钟脉冲作用下，计数器可并行预置4位二进制数。
4. 当 $\overline{LD} = 1$ 时，两个计数使能输入P和T同时为高电平，在时钟脉冲作用下，计数器进行正常计数。
5. 计数器具有超前进位输出端，无须另加电路，即可级联成n位同步计数器。



(b) 清除、预置、计数、禁止波形图

图 3.32 74LS163 同步模 16 计数器

【例8】 用74LS90组成84进制异步计数器(图3.33)。

解：利用大模分解法 $M = M1 * M2 = 10 * 10 = 100$ 。

在100计数器的基础上，再用84进行反馈。

①将74LS90接成8421BCD十进制计数器。

②用84反馈置0。

$$(84)_{10} = (10000100)_{8421}$$




图 3.33 74LS90 异步模 84 计数器

还可以用74LS90接成5421BCD十进制计数器，用反馈置0法设计84进制计数器。

$$(84)_{10} = (10110100)_{5421}$$

3.4 计数器

- 中规模集成计数器及应用
 - 用中规模IC 计数器构成任意模数的计数器
 - 预置法：几乎所有的中规模计数都具有预置功能。因而，可以通过预置法即设置不同的预置值来构成任意模数的计数器。
 - 复位法：没有预置功能的中规模计数器都有清零端，因而可通过复位法来构成任意进制计数器。

预置法

- 其基本思想是：使计数器从某个预置状态开始计数，到达满足模值为 M 的终止状态时，产生预置控制信号，加到预置控制端 $\overline{LD}$ 进行预置，并重复以上过程，实现模值 M 的计数。
- 在实际构成模值 M 的计数器时，常选用计数达到最大模值的状态为终止状态，因为这时会产生一个进位信号。利用这个进位信号(低电平有效)来作为预置控制信号 $\overline{LD}$ 。这时计数器的工作过程为：预置→计数→预置→计数···。

预置法

- 具体实现方法如下：

1. 将进位(加计数)或借位(减计数)输出(低电平有效)接到预置控制端 $\overline{LD}$ 。这样，在加计数计到最大值，或减计数计到最小值时，可自动地得到有效的预置控制信号。

2. 预置值的设定。设 N 为原来计数器的模值， M 为现在所要求实现的模值，则预置值按下述情况处理：

- 同步预置 加计数 预置值 $= N - M$

减计数 预置值 $= M - 1$

- 异步预置 加计数 预置值 $= N - M - 1$

减计数 预置值 $= M$

[例9] 将模 $N = 10$ 的计数器改成模 $M = 6$ 的计数器，
要求采用同步预置。

解 (1) 采用同步预置方式的加法计数器。

$$\text{预置值} = N - M = 10 - 6 = 4,$$

计数过程如图3.34(a)所示。




图 3.34 同步预置设计 $M=6$ 计数器

每个状态需要1个时钟。到达状态9时，**进位输出**便使预置控制变为有效。但预置的实现要等到下一个(第1个)时钟有效边沿的到来，因此状态9和4占两个时钟，波形上不会出现毛刺。

[例9] 将模 $N = 10$ 的计数器改成模 $M = 6$ 的计数器，
要求采用同步预置。

解 (2) 采用同步预置方式的减法计数器。

预置值 $= M - 1 = 6 - 1 = 5$,

计数过程如图3.34(b)所示。





图 3.34 同步预置设计 $M=6$ 计数器

到达状态0时，**借位输出**使预置变为有效；第1个脉冲到来时，计数器状态预置为5，重新开始计数。

思考题：要求采用异步预置，你能将模10计数器改成模6计数器吗？

复位法：

- 其基本思想是：计数从某个状态开始，到达满足 M 的终止状态时，产生复位信号，使计数器恢复到初始状态，然后重复进行。此时需要外加门逻辑对终止状态进行检测。其工作原理类似图3.31所示。



(a) 逻辑图

图 3.31 异步模 10 计数器




图 3.35 计数器采用复位法的状态转移图

- 图3. 35是一个计数器采用复位法的状态转移图，其中1011→0000实线是同步复位，1100→0000虚线是异步复位。

3.4 计数器

- 中规模集成计数器及应用
 - 用中规模IC计数器级联扩大模数




图 3.36 中规模 IC 计数器的分频级联

- 单片中规模IC 计数器的计数范围是有限的。当实际要求的计数模值超过单片计数值 M 时，可用计数器的级联来实现。
- 图3.36是利用2片十进制计数器74HC160 进行级联的连接图。

图3.36是利用2片十进制计数器74HC160进行级联的连接图。计数器1的进位输出端 RCO 连接到计数器2的使能输入端(ENP 、 ENT)，而计数器2的 RCO 输出端即是最终输出。2片74HC160连接后的总的计数模值为

$$M = m_1 \times m_2 = 10 \times 10 = 100$$

假如计数器1输入时钟 CLK 的频率为 $f_n = 1MHz$ ，那么计数器2的输出端的频率为 $\frac{f_n}{100} = 10kHz$ 。每一个计数器的脉冲输出频率等于其输入时钟频率除以计数模值10，故这种应用称为分频。因此，图3.36中两个十进制计数器级联形成一个100分频器，它带有一个10分频的中间输出。

实际应用中常常需要实现任意模值的级联。图3.37表示这种方式的连接，它利用3片74HC161型4位二进制计数器(每片计数模值为16)构成了一个模数3000的计数器。




图 3.37 3 片十六进制计数器构成任意分频计数器

若3片74HC161按 $16 \times 16 \times 16$ 进行分频级联，称为**完全级联**，其模值为： $M = 16 \times 16 \times 16 = 2^4 \times 2^4 \times 2^4 = 2^{12} = 4096_{10}$ 。现要求级联的模数为 3000_{10} ，两者的差为：

$$4096_{10} - 3000_{10} = 1096_{10} = 448_H$$

下标10表示十进制数，下标H表示十六进制数。

对完全级联的计数器来说，将十六进制数448作为初始值打入计数器，并进行加计数。当计数到3000个脉冲后，计数器的值变为4095(12个1)，表示一个计数循环结束。此处采用了**预置法**。

3.5 定时脉冲产生器

- 按固定时间顺序再现的脉冲序列称为**定时脉冲**，也称为**节拍脉冲**。
- 一个数字系统之所以有条不紊的工作，完全是**受到定时脉冲的指挥**，即规定定时脉冲A干什么，定时脉冲B干什么，定时脉冲C又干什么，等等。
- 本节通过两个实例讨论定时脉冲发生器，它们涉及寄存器、计数器、分频器、译码器等诸多概念，在科研和工程中非常有用。

3.5 定时脉冲产生器

• 时钟脉冲源电路

- 顾名思义，**时钟脉冲源**是提供方波脉冲信号的来源之处。
- 凡是**双稳多谐振荡器电路**均可作为**时钟脉冲源**，但通常使用IC芯片555。
- 在对脉冲频率 f 要求十分精确稳定的场合，必须使用**石英晶体振荡器**。
- 图3.38是**将555作为双稳多谐振荡器使用**的电路结构图，其中外部的 R_1 ， R_2 ， C_1 组成了**设定振荡频率的计时系统**，各输入输出标注了芯片引脚的编号。




图 3.38 555 作为时钟源的电路结构

电源 V_{cc} 刚启动时，电容器 C_1 未充电，其上的电压为0V，引脚(2)、(6)为0V，这会引起**比较放大器A**输出变高，**比较放大器B**输出变低，导致锁存器关闭而输出变低，从而使晶体管 Q_1 基极变低，使晶体管处于截止状态。于是 C_1 开始通过 R_1 ， R_2 回路充电。

当 C_1 电压达到 $V_{cc}/3$ 时，比较器B 输出变成低电平，而当 C_1 电压充电到 $2V_{cc}/3$ 时， 比较器A 输出变成高电平。这样重新打开锁存器而输出变高，使 Q_1 基极变高，晶体管处于导通状态，从而形成 C_1 通过 R_2 和晶体管进行放电的回路。

现在 C_1 开始放电， C_1 上的电压开始下降，引起比较器A输出降低。当 C_1 电压降至 $V_{cc}/3$ 时，比较器A输出变高，导致锁存器又关闭，晶体管 Q_1 又截止。当另一个充电循环开始时，整个过程又如此重复，其结果是555的输出端 V_{out} 产生了连续的方波脉冲信号。它重复的频率取决于 R_1 ， R_2 和 C_1 的数值，振荡频率的计算公式如下：

$$f = \frac{1.44}{(R_1 + 2R_2)C_1} \quad (3.10)$$

通过选择电阻 R_1 和 R_2 , 输出方波的占空系数可被调节, 因为 C_1 只通过 R_1 , R_2 充电, 并仅通过 R_2 放电, 如果 $R_2 \gg R_1$, 占空系数可接近50%的最小值, 此时充放电时间几乎相等。

方波输出高电平的时间定义为 t_H , 它对应 C_1 从 $V_{CC}/3$ 到 $2V_{CC}/3$ 的充电时间, 则:

$$t_H = 0.7(R_1 + R_2)C_1 \quad (3.11)$$

方波输出低电平的时间定义为 t_L , 它对应 C_1 从 $2V_{CC}/3$ 到 $V_{CC}/3$ 的放电时间, 则: $t_L = 0.7R_2C_1$ (3.12)

输出波形的周期 T 是 t_H 和 t_L 的和, 也就是表达中频率 f 的倒数, 即:

$$T = t_H + t_L = 0.7(R_1 + 2R_2)C_1$$

$$\text{占空系数Duty} = \frac{t_H}{T} = \left(\frac{R_1 + R_2}{R_1 + 2R_2} \right) \times 100\% \quad (3.13)$$

【例10】 使用555，设 $R_1 = 2\text{k}\Omega$ ， $R_2 = 4.3\text{k}\Omega$ ， $R_2 = 0.02\text{ }\mu\text{F}$ ，求输出脉冲频率 f 和占空系数Duty。

解：利用公式(3.10)和式(3.13)

$$f = \frac{1.44}{(R_1 + 2R_2)C_1} = \frac{1.44}{(2\text{k}\Omega + 8.6\text{k}\Omega) \times 0.02\text{ }\mu\text{F}_1} = 6.79\text{kHz}$$

$$\begin{aligned}\text{Duty} &= \frac{t_H}{T} = \left(\frac{R_1 + R_2}{R_1 + 2R_2} \right) \times 100\% = \left(\frac{2\text{k}\Omega + 4.3\text{k}\Omega}{2\text{k}\Omega + 8.6\text{k}\Omega} \right) \times 100\% \\ &= 59.4\%\end{aligned}$$




图 3.39 石英晶体构成的时钟源电路结构

图3.39示出了**石英晶体振荡器**构成的时钟脉冲源电路，它由一个5MHz石英晶体振荡器、三个非门和电阻R、电容C组成。

其工作原理是：当晶体加电后即起振，产生一系列正弦波。假定某瞬间A点为正跳，通过门1后即倒向变成负跳，再经门2后又复原为正跳。因此**非门1和2构成了正反馈，从而使门2输出波形变陡，形成需要的主振脉冲。**

R为负反馈电阻，它的作用是使门1的直流工作点工作在转换区(约1.6V)。这样由石英晶体振荡器产生的微小信号经门1后即可放大为比较理想的信号。**门3起隔离作用，可使后边的负载不影响主振的工作。**门3的输出是方波脉冲信号，其脉冲频率为5MHz，占空系数50%。石英晶体构成的时钟源结构简单，应用非常广泛。

3.5 定时脉冲产生器

• 节拍脉冲产生器

- 图3.40是一种**节拍脉冲产生器**的组成框图。
- 它由**时钟脉冲源**、**环形脉冲发生器**、**译码逻辑**、**启停控制逻辑**四部分组成。




图 3.40 节拍脉冲产生器框图

环形脉冲发生器实际上是一个计数器。由于移位寄存器构成计数器时状态译码波形好，没有毛刺(状态译码只有两个输入，只有一个输入发生变化)，因此节拍脉冲产生器中环形脉冲发生器应使用移位寄存器。





图 3.41 节拍脉冲产生器逻辑图

图3.41 (a) 画出了节拍脉冲产生器的环形脉冲发生器和译码逻辑图。

现假定时钟源输出 5MHz (脉冲宽度 200ns)的 CLK 时钟信号。电路启动时,先按下清0按钮 $\overline{\text{CLR}}$ 使触发器 C_4 清0,门3打开,第一个正脉冲 CLK 通过门3使触发器 $C_1\sim C_3$ 清0。经过半个脉冲周期(100ns)延迟,触发器 C_1 由1变0,再经半个脉冲周期的延迟后,第2个 CLK 脉冲上升沿(即第1个 $\overline{\text{CLR}}$ 的下降沿)作移位信号,使触发器 $C_1\sim C_3$ 变为“100”状态。

此后第2个 $\overline{\text{CLR}}$ 、第3个 $\overline{\text{CLR}}$ 连续通过门2形成移位信号,使 $C_1\sim C_3$ 相继变为“110”和“111”状态,其过程见图3.42所示的工作波形图。




图 3.42 节拍脉冲时序波形图

当 C_3 变为1时(对应第4个正脉冲 CLK)，其状态便反映到触发器 C_4 的 D 端，因而在第 4 个 CLK 正脉冲的下降沿时又将 C_4 置1，门3再次打开，第5个 CLK 正脉冲通过门3 形成清0信号，将触发器 $C_1 \sim C_3$ 清0，于是下一个循环再度开始。

我们要求在一个时序循环中产生4个等间隔的节拍脉冲 $T_1 \sim T_4$ ，参见图3.42，那么其译码逻辑可表示为：

$$T'_1 = C_1 \bar{C}_2, \quad T'_2 = C_2 \cdot C_3, \quad T'_3 = C_3, \quad T'_4 = \bar{C}_1$$

图3.41(a) 上半部，画出了节拍脉冲的译码逻辑。每个节拍脉冲信号带上撇，表示它们是不受控的信号，只要加上电源启动工作， $T'_1 \sim T'_4$ 会周而复始地产生。

实际应用中还需要加上启停控制逻辑，如图3.41(b)所示，它的核心是一个运行标志触发器 C_r 。当 $C_r = 1$ 时，上面的一排门被打开，原始节拍脉冲信号 $T'_1 \sim T'_4$ 才能发送出去，变成真正需要的节拍脉冲 $T_1 \sim T_4$ 。当 $C_r = 0$ 时，关闭上面一排与门，不会产生 $T_1 \sim T_4$ 。

由于启动操作和停机操作是随机的，为此要求启动时一定要从 T_1 节拍脉冲前沿开始，停机时一定要在 T_4 节拍脉冲后沿结束时关闭时序脉冲。只有这样，才能使发送出去的节拍脉冲都是完整的脉冲。 C_r 是D触发器，在其下面加上一个SR 触发器，并用 $\overline{T_4'}$ 信号作为 C_r 是触发器的时钟输入端，那么就可以保证在 T_1 的前沿开启节拍脉冲产生器，而在 T_4 的后沿关闭节拍脉冲产生器。

启动和停机操作信号可以进行扩充：可以人工产生，也可自动产生。可以单独产生一个节拍脉冲序列，也可连续产生 n 个节拍脉冲序列。

思考题：你能用扭环计数器或环形计数器设计图3.41所示的节拍脉冲发生器吗？

3.5 定时脉冲产生器

- 数字钟




图 3.43 数字钟逻辑结构图

- 数字钟
 - 图3. 43示出数字钟的逻辑结构。
 - 它主要应用了集成计数器的分频和级联功能，七段译码器的译码功能，数码管的显示功能。
 - 从逻辑上讲，它属于定时脉冲发生器的范围。
 - 数字钟按时、分、秒三个部分进行组织，并用十进制BCD码进行显示。秒的逻辑结构为60进制(显示BCD 码00~59)，分的逻辑结构为60进制(显示BCD 码00~59)，时的逻辑结构为24进制(显示 BCD码00~23)。
 - 对于时、分、秒计数器的设计，可采用前面讲述的IC计数器进行级联的方法，以满足构成任意模数的要求。

中规模计数器 (Counter)

记忆输入脉冲个数的集成芯片。

- 四位二进制计数器
- 可逆四位二进制计数器
- 十进制计数器
- 中规模计数器构成的任意进制计数器
 - ◎ 清零法
 - ◎ 预置法



计数器种类：

① 按时钟的触发方式：

- 同步计数器
- 异步计数器


② 按进位体制：

- 二进制计数器
- 十进制计数器
- 模N计数器

③ 按计数功能：

- 加法计数器
- 减法计数器
- 可逆计数器

模：计数器的容量。



1. 集成同步二进制计数器


(1) 四位二进制加计数器（74LS161/163）

74LS161采用异步清零方式。

74LS163采用同步清零方式。


1) 逻辑功能:

EP、ET、Co用于级联。



RCO = Ripple clock output

输 入				输 出					CT74LS161					
$\overline{CR}$ $\overline{LD}$	EP	ET	CP	D_3	D_2	D_1	D_0	Q_3			Q_2	Q_1	Q_0	CO
0	×	×	×	×	×	×	×	×	0	0	0	0	0	异步置 0 $CO = E_T \cdot Q_3 Q_2 Q_1 Q_0$ $CO = Q_3 Q_2 Q_1 Q_0$ $CO = E_T \cdot Q_3 Q_2 Q_1 Q_0$
1	0	×	×	↑	d_3	d_2	d_1	d_0	d_3	d_2	d_1	d_0		
1	1	1	1	↑	×	×	×	×	计	数				
1	1	0	×	×	×	×	×	×	保	持				
1	1	×	0	×	×	×	×	×	保	持			0	



(2) 容量扩展:


1) 用四位二进制计数器构成 $4 \times n$ 位 二进制计数器

同步级联 (只适用于有使能端计数器)

CP 同时接在各片计数器的时钟输入端;

级联步骤:

- 1) 排列计数器高低位的顺序;
- 2) 找到低位向高位的进位信号;




RCO = Ripple clock output

低位的进位输出 Co 控制高位的计数使能端。

$$M = 16 \times 16$$


同步级联成256进制

设置
计数状态




高位的C 端是此计数器的进位输出端，进位信号为Y=1。

$$f_{co2} = \frac{f_{cp}}{256}$$



$$f_{co1} = \frac{f_{cp}}{16}$$



CP

2. 同步二进制可逆计数器 (74191)

CP	$\overline{En}$	$\overline{LD}$	$\overline{U/D}$	工作状态
X	1	1	X	保持
X	x	0	X	预置数
	0	1	0	加法计数
	0	1	1	减法计数


1) 逻辑功能:

计数器可逆，异步置数，计数器状态可控，进位（借位）负脉冲输出，最大（最小）标志输出。

$\overline{En}$ 、 $\overline{Rc}$ ：用于同步级联。


$\overline{En} = 0$ ， $\text{Max/Min} = 1$ 时， $\overline{R_{Co}} = 0$ ，

$\overline{En} = 1$ ， $\text{Max/Min} = 1$ 时， $\overline{R_{Co}} = 1$




(b) 逻辑功能示意图

2) 工作时序图:




构成 4 × n 位 计数器

$$M = 16 \times 16 = 256$$



不要使用Max/Min做级联

作业题： P106， 12， 四位二进制计数器



逻辑符号

CP	$\overline{P}+\overline{T}$	$U/\overline{D}$	LD	Q_D	Q_C	Q_B	Q_A
×	1	×	1	保持			
↑	0	×	0	D	C	B	A
↑	0	1	1	二进制加法计数			
↑	0	0	1	二进制减法计数			

功能表

二. 集成同步十进制计数器


1. 概述


十进制（0000~1001）同步加法计数器74160（74162）的引脚排列图、逻辑功能示意图与74161相同。

74160：异步清零方式。

74162：同步清零方式。

74190：单时钟十进制同步可逆计数器，其引脚排列图和逻辑功能示意图与74191相同。






输 入				输 出					CT74LS160	
$\overline{CR}$ $\overline{LD}$	P	T	$\overline{CP}$	D_3 D_2 D_1 D_0	Q_3 Q_2 Q_1 Q_0	CO				
0 ×	×	×	×	×	×	×	×	0 0 0 0	0	异步置 0 $CO = T \cdot \overline{Q_3} \overline{Q_2} \overline{Q_1} Q_0$ $CO = Q_3 \overline{Q_2} \overline{Q_1} Q_0$ $CO = T \cdot Q_3 \overline{Q_2} \overline{Q_1} Q_0$
1 0	×	×	↑	d_3 d_2 d_1 d_0	d_3 d_2 d_1 d_0					
1 1	1	1	↑	×	×	×	×	计 数		
1 1	0	×	×	×	×	×	×	保 持		
1 1	×	0	×	×	×	×	×	保 持	0	

8421码100进制

$$M = 10 \times 10$$



三. 用中规模计数器构成任意进制计数器

(1) 清零法 前M个状态

(2) 一次预置法  后M个状态
中间M个状态

(3) 多次预置法


1. 用N 计数器构成M 计数器

(1) 清零法


自然态序M进制计数器 ($0 \sim M-1$)，利用复位端和置数端实现归零。

- 1) 用同步复位端（置数端）归零（在M-1状态复位）
- 2) 用异步复位（置数端）归零（在M状态复位）：亚稳态。


末态不同




- 加法计数器中，末态中为“1”的输出端相与，使复位端（置数端）有效。



74LS161 四位二进制，异步复位，同步置数




N=193,




N=26（同步级联、复位）

符号:




功能表:

CP	R ₁	S ₁	S ₂	LD	功能	C
↑	0	X	X	X	清零	0
X	1	0	1	1	保持	保持
X	1	X	0	1	保持	0
↑	1	1	1	0	置数	
↑	1	1	1	1	计数	




(2) 预置法：(在末态置初值)

1) 利用进位置数，置初始值；



74LS161 四位二进制，异步复位，同步置数




M = 168


2) 在末态置初始值;

利用74LS161设计一余3BCD码十进制计数器。


余3码的范围：0011~1100




3. 多次预置（输出对称波）



最高位输出方波。




由二 - 十进制编码器74LS147 和同步十进制计数器74LS160所组成的可控分频器。试说明当输入控制信号A、B、C、D、E、F、G、H、I分别为低电平时,由Y输出的脉冲频率是多少。假定CP脉冲的频率为10kHz。




计数器的应用

组合与时序的综和应用

◎ 顺序脉冲（节拍）发生器





计数器的M个状态，
产生M路脉冲




◎ 序列信号发生器

重复产生序列码10100110，





一、顺序脉冲（节拍）发生器

组成：计数器 + 译码电路






计数器的M个状态，产生M路脉冲



1、由环形计数器构成的节拍发生器

直接输出，不需译码




特点:


结构简单，不必附加译码电路。但使用的触发器数目多，M路顺序脉冲用了M个触发器。

2、由扭环形计数器构成的节拍发生器




匹配的译码器应另行设计。



输入：现态
输出：M个



计数器 + 译码电路




F0输出


$Q_2 \backslash Q_3$		00	01	11	10
$Q_0 \backslash Q_1$	00	1	0	0	x
	01	x	x	0	x
	11	0	x	0	0
	10	0	x	x	x

$$F_0 = \overline{Q_0} \overline{Q_3}$$

$Q_2 \backslash Q_3$		00	01	11	10
$Q_0 \backslash Q_1$	00	Y0	Y7	Y6	x
	01	x	x	Y5	x
	11	Y2	x	Y4	Y3
	10	Y1	x	x	x




CP	Q_0	Q_1	Q_2	Q_3	译码函数
0	0	0	0	0	$\overline{Q_0} \overline{Q_3}$ (0线)
1	1	0	0	0	$Q_0 \overline{Q_1}$ (1线)
2	1	1	0	0	$Q_1 \overline{Q_2}$ (2线)
3	1	1	1	0	$Q_2 \overline{Q_3}$ (3线)
4	1	1	1	1	$Q_0 Q_3$ (4线)
5	0	1	1	1	$\overline{Q_0} Q_1$ (5线)
6	0	0	1	1	$\overline{Q_1} Q_2$ (6线)
7	0	0	0	1	$\overline{Q_2} Q_3$ (7线)



$$F_0 = \overline{Q_0} \overline{Q_3} \quad F_1 = Q_0 \overline{Q_1} \quad F_2 = Q_1 \overline{Q_2} \quad F_3 = Q_2 \overline{Q_3}$$

$$F_4 = Q_0 Q_3 \quad F_5 = \overline{Q_0} Q_1 \quad F_6 = \overline{Q_1} Q_2 \quad F_7 = \overline{Q_2} Q_3$$




计数器采用扭环型计数器可从根本上消除竞冒险现象，且译码电路简单。但电路利用率较低


3、自然态序计数器构成的节拍发生器


计数器 + 译码器

6 路脉冲分配器。




电路利用率高，有竞争冒险







计数器


译码器



二、序列信号发生器





输出序列: 00011101



1101000101 的序列信号发生器

0110	1
0111	1
1000	0
1001	1
1010	0
1011	0
1100	0
1101	1
1110	0
1111	1



3.6 同步时序逻辑分析

- 同步时序逻辑电路的描述工具
 - 一般的时序逻辑电路按其状态的改变方式不同，分为同步时序逻辑与异步时序逻辑。
 - 同步时序逻辑是在同一个时钟脉冲控制下改变状态，而异步时序逻辑则是在输入信号(脉冲或电位)控制下改变状态。

§3.6 时序电路的分析

一、时序电路的特点：

逻辑功能：任一时刻的输出状态，不仅取决于当时的输入信号，而且与前一时刻电路的状态有关。



电路结构：组合电路 + 触发器。

分类

按触发方式，时序电路分：

同步时序电路：所有触发器共用一个时钟信号。

异步时序电路：触发器无统一的时钟信号。



3.6 同步时序逻辑分析




图 3.44 同步时序逻辑电路组成框图

- 同步时序逻辑电路的描述工具

- 一般的同步时序逻辑由组合逻辑电路与记忆电路两部分组成，其框图如图3.44所示。其中，

- $X_1, X_2, \dots, X_n$ 为外部输入信号；
- $Q_1, Q_2, \dots, Q_n$ 为触发器的输出，称为状态变量；
- $Z_1, Z_2, \dots, Z_n$ 为时序逻辑的对外输出信号；
- $Y_1, Y_2, \dots, Y_n$ 为触发器的激励信号。

因此，一般的同步时序逻辑电路可用以下三组逻辑表达式来描述：

$$Z_i = f_i(X_1, X_2, \dots, X_n; Q_1^n, Q_2^n, \dots, Q_k^n), \quad i = 1, \dots, m \quad (3.15)$$


$$Y_i = g_i(X_1, X_2, \dots, X_n; Q_1^n, Q_2^n, \dots, Q_k^n), \quad i = 1, \dots, k \quad (3.16)$$

$$Q_i^{n+1} = h_i(X_1, X_2, \dots, X_n; Q_1^n, Q_2^n, \dots, Q_k^n), \quad i = 1, \dots, k \quad (3.17)$$

按输出方式，分：

莫尔型 (Moore)：输出 Y 仅与电路的现态有关（式中无 x ）。

米勒型 (Mealy)：输出 Y 是电路现态和外部输入量的函数。



时序逻辑电路可用三个方程来描述：

$$Y = F_1 (X, Q^n)$$

输出方程

$$W = F_3 (X, Q^n)$$

激励方程

$$Q^{n+1} = F_2 (W, Q^n)$$

状态方程

- 同步时序逻辑电路的描述工具
 - 同步时序逻辑电路按其输入与输出的关系不同，可分为米里型和摩尔型两类。
 - 在输出表达式(3.15)中，输出是输入变量和状态变量的函数，即输出(Z)不仅与该时刻的输入($X_1, X_2, \dots, X_n$)有关，而且与电路的现态($Q_1^n, Q_2^n, \dots, Q_k^n$)有关，具有这种特点的同步时序逻辑电路称为米里型时序逻辑电路。

- 同步时序逻辑电路的描述工具

- 在摩尔型时序逻辑电路中，输出(Z)只是状态变量的函数，而和当时的输入无关；或根本没有Z 输出，就以电路的状态作为输出。对于这类电路，输出方程式(3.15)应变为：

$$Z_i = f_i(Q_1^n, Q_2^n, \dots, Q_k^n), \quad i = 1, \dots, k \quad (3.18)$$

- 将输出方程式(3.15)和状态方程式(3.17)结合在一起用矩阵形式加以表示，就构成同步时序逻辑电路的状态表，它是描述时序逻辑最重要的工具之一。

表 3.12 米里型时序逻辑状态表

$\begin{array}{c} X \\ \diagdown \\ S \end{array}$	$[X]_1$	...	$[X]_i$	...
S_i	S_{i1}/Z_{i1}	...	S_{i1}/Z_{i1}	...
$\vdots$	$\vdots$		$\vdots$	
S_j	S_{1j}/Z_{1j}	...	S_{ij}/Z_{ij}	...
$\vdots$	$\vdots$		$\vdots$	

表 3.13 摩尔型时序逻辑状态表

$\begin{array}{c} X \\ \diagdown \\ S \end{array}$	$[X]_1$	...	$[X]_i$	...	Z_1	...	Z_m
S_i	S_{i1}	...	S_{i1}	...	Z_{i1}	...	Z_{m1}
$\vdots$	$\vdots$		$\vdots$		$\vdots$		$\vdots$
S_j	S_{1j}	...	S_{ij}	...	Z_{1j}	...	Z_{mj}
$\vdots$	$\vdots$		$\vdots$		$\vdots$		$\vdots$

表 3.12 米里型时序逻辑状态表

$S \backslash X$	$[X]_1$	...	$[X]_i$	...
S_i	S_{i1}/Z_{i1}	...	S_{i1}/Z_{i1}	...
$\vdots$	$\vdots$		$\vdots$	
S_j	S_{ij}/Z_{ij}	...	S_{ij}/Z_{ij}	...
$\vdots$	$\vdots$		$\vdots$	

米里型状态表的一般形式如表3.12所示，其中：

$[X]_i$ 表示**输入信号**的第 i 种组合， n 个输入信号有 2^n 种组合。

状态 S_j 则表示 k 个状态变量值的组合，一共有 2^k 个状态。

S_{ij} 表示对应 $[X]_i$ 和 S_j 的**次态**，

Z_{ij} 表示对应于 $[X]_i$ 和 S_j 的**输出值**。

S_j 和 S_{ij} 常用 k 位二进制代码表示，有时为了叙述方便也可以用文字或字母代替。因此，状态表有两种形式：若状态用字母表示，则称之为**状态表**；若用二进制代码表示，则称之为**状态转移表**。

表 3.13 摩尔型时序逻辑状态表

S \ X	$[X]_1 \quad \cdots \quad [X]_i \quad \cdots$				$Z_1 \quad \cdots \quad Z_m$		
S_i	S_{i1}	$\cdots$	S_{iI}	$\cdots$	Z_{i1}	$\cdots$	Z_{im}
$\vdots$	$\vdots$		$\vdots$		$\vdots$		$\vdots$
S_j	S_{j1}	$\cdots$	S_{jI}	$\cdots$	Z_{j1}	$\cdots$	Z_{jm}
$\vdots$	$\vdots$		$\vdots$		$\vdots$		$\vdots$

摩尔型时序逻辑电路的状态表如表3.13所示，它将输出和次态分别列为两个矩阵，以便反映输出只是状态变量的函数。




图 3.45 状态图的两形式

由状态表很容易作出状态图，如图3.45所示，其中：

1. 图(a) 是米里型电路状态图的示例，它有4个状态 $S_1 \sim S_4$ ，转移线段旁边注明状态转移的输入条件及相应的输出。
2. 图(b)为摩尔型电路的状态图，由于输出只和状态有关，所以输出就写在表示状态的圆圈内。

3.6 同步时序逻辑分析

• 同步时序逻辑电路分析的一般方法

- 所谓同步时序逻辑分析，就是指出给定时序电路的逻辑功能。
- 时序电路的主要特点在于它具有内部状态，随着时间顺序的推移和外部输入的不断改变，这一状态相应地发生变化。
- 分析时序逻辑电路的关键是找出电路状态的变化规律。这一状态变化规律可以用次态表达式描述，并进而用状态转移表、状态表或状态图来描述。

3.6 同步时序逻辑分析

- 同步时序逻辑电路分析的一般方法

- 时序逻辑电路的分析步骤一般概括如下：

1. 根据给定的逻辑图，写出输出函数和激励函数表达式。
2. 建立次态表达式及状态转移表。
3. 建立状态表及状态图。
4. 分析输出序列与输入序列的关系，说明时序电路的逻辑功能。


上述分析步骤对同步时序逻辑与异步时序逻辑都适用。本节通过实例说明同步时序逻辑电路的分析。

二、同步时序电路的分析方法


1. 目的:

得到电路状态、外部输出的变化规律，逻辑功能。

2. 步骤:



例1：试分析下图所示的时序逻辑电路。



1

写
方
程
式

输出方程：

$$Y = Q_2^n \overline{Q_1}^n$$

激励方程：

$$J_2 = Q_1^n$$

$$K_2 = \overline{Q_1}^n$$

$$J_1 = Q_0^n$$

$$K_1 = \overline{Q_0}^n$$

$$J_0 = \overline{Q_2}^n$$

$$K_0 = Q_2^n$$

$$J_2 = Q_1^n, K_2 = \overline{Q_1}^n$$

$$J_1 = Q_0^n, K_1 = \overline{Q_0}^n$$

$$J_0 = \overline{Q_2}^n, K_0 = Q_2^n$$

状态方程

$$Q_2^{n+1} = J_2 \overline{Q_2}^n + \overline{K_2} Q_2^n = Q_1^n \overline{Q_2}^n + Q_1^n Q_2^n = Q_1^n$$

$$Q_1^{n+1} = Q_0^n \overline{Q_1}^n + Q_0^n Q_1^n = Q_0^n$$

$$Q_0^{n+1} = \overline{Q_2}^n \overline{Q_0}^n + \overline{Q_2}^n Q_0^n = \overline{Q_2}^n$$

2


计算、列真值表

$$\begin{cases} Q_2^{n+1} = Q_1^n \\ Q_1^{n+1} = Q_0^n \\ Q_0^{n+1} = \overline{Q_2^n} \end{cases}$$
$$Y = Q_2^n \overline{Q_1^n}$$


现 态	次 态			输 出
Q_2^n Q_1^n Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	Y
0 0 0	0	0	1	0
0 0 1	0	1	1	0
0 1 0	1	0	1	0
0 1 1	1	1	1	0
1 0 0	0	0	0	1
1 0 1	0	1	0	1
1 1 0	1	0	0	0
1 1 1	1	1	0	0

3

画状态图



现 态	次 态	输 出
$Q_2^n \ Q_1^n \ Q_0^n$	$Q_2^{n+1} \ Q_1^{n+1} \ Q_0^{n+1}$	Y
0 0 0	0 0 1	0
0 0 1	0 1 1	0
0 1 0	1 0 1	0
0 1 1	1 1 1	0
1 0 0	0 0 0	1
1 0 1	0 1 0	1
1 1 0	1 0 0	0
1 1 1	1 1 0	0



主循环： 000 、 001、 ~ 100这六个状态构成一个循环。

有效状态： 主循环中的状态。



无效状态： 不在主循环中的状态。

自启动： 无效状态在CP脉冲作用下能 进入主循环。

无自启动能力的，用格雷码表示的六进制计数器。

时序图（波形图）

在CP和外部输入的作用下，电路状态、输出随时间变化的波形图。



例2：分析同步时序逻辑电路


$$Z = XQ_1^n Q_0^n$$

$$J_1 = K_1 = XQ_0^n$$

$$J_0 = K_0 = X$$

$$Q_1^{n+1} = XQ_0^n \overline{Q_1^n} + \overline{XQ_0^n} Q_1^n$$

$$Q_0^{n+1} = X\overline{Q_0^n} + \overline{X}Q_0^n = X \oplus Q_0^n$$




$$Q_1^{n+1} = XQ_0^n \overline{Q_1^n} + \overline{XQ_0^n} Q_1^n$$

$$Q_0^{n+1} = X\overline{Q_0^n} + \overline{X}Q_0^n = X \oplus Q_0^n$$

$$Z = XQ_1^n Q_0^n$$

X	Q_1^n	Q_0^n	Q_1^{n+1}	Q_0^{n+1}	Z
0	0	0	0	0	0
0	0	1	0	1	0
0	1	0	1	0	0
0	1	1	1	1	0
1	0	0	0	1	0
1	0	1	1	0	0
1	1	0	1	1	0
1	1	1	0	0	1



可控的2位二进制计数器；

**X=0时，状态不变，输出Z=0；
X=1时，完成加1计数的功能。**

例3：分析时序电路的逻辑功能


$$Z = X \cdot \overline{Q_2^n} \cdot Q_1^n$$

$$D_2 = X$$

$$D_1 = \overline{X + \overline{Q_2^n} + Q_1^n} = \overline{X} \cdot Q_2^n \cdot \overline{Q_1^n}$$

$$Q_2^{n+1} = X$$

$$Q_1^{n+1} = \overline{X} \cdot Q_2^n \cdot \overline{Q_1^n}$$



$$\begin{cases} Q_2^{n+1} = X \\ Q_1^{n+1} = \overline{X}Q_2^n\overline{Q_1^n} \\ Z = X\overline{Q_2^n}Q_1^n \end{cases}$$

输 入 现 态			次 态		输 出
X	Q_2^n	Q_1^n	Q_2^{n+1}	Q_1^{n+1}	Z
0	0	0	0	0	0
0	0	1	0	0	0
0	1	0	0	1	0
0	1	1	0	0	0
1	0	0	1	0	0
1	0	1	1	0	1
1	1	0	1	0	0
1	1	1	1	0	0

X	Q_2^n	Q_1^n	Q_2^{n+1}	Q_1^{n+1}	Z
0	0	0	0	0	0
0	0	1	0	0	0
0	1	0	0	1	0
0	1	1	0	0	0
1	0	0	1	0	0
1	0	1	1	0	1
1	1	0	1	0	0
1	1	1	1	0	0


状态：记忆

A：初始

B：1

C：10

该电路可重叠检测序列101。



例4：分析时序电路的逻辑功能

$$F = X \cdot Q_2^n \cdot Q_1^n$$

$$J_2 = XQ_1^n$$


$$K_2 = \overline{X}$$

$$J_1 = X$$

$$K_1 = \overline{XQ_2^n}$$

$$Q_2^{n+1} = X\overline{Q_2^n}Q_1^n + XQ_2^n$$

$$Q_1^{n+1} = X\overline{Q_1^n} + XQ_2^nQ_1^n$$



X	Q_2^n	Q_1^n	Q_2^{n+1}	Q_1^{n+1}	F
0	0	0	0	0	0
0	0	1	0	0	0
0	1	0	0	0	0
0	1	1	0	0	0
1	0	0	0	1	0
1	0	1	1	0	0
1	1	0	1	1	0
1	1	1	1	1	1

X	Q_2^n	Q_1^n	Q_2^{n+1}	Q_1^{n+1}	F
0	0	0	0	0	0
0	0	1	0	0	0
0	1	0	0	0	0
0	1	1	0	0	0
1	0	0	0	1	0
1	0	1	1	0	0
1	1	0	1	1	0
1	1	1	1	1	1


可重叠检测序列1111。


A: 初始

B: 1

C: 11

D: 111





A: 初始


B: 1



C: 10

D: 101

E: 1011

可重叠检测序列10110。





【例11】分析图3.46所示时序电路的逻辑功能。




图 3.46 米里型同步时序电路

解： (1) 分析电路组成。

该电路由门电路和触发器组成。其中，与非门和异或门构成组合逻辑电路，两个 JK 触发器构成记忆元件，因此这是一个时序逻辑电路。CLK 是时钟脉冲，用来改变触发器的状态。

该电路的输入有：

外部输入： x

内部输入： $y_2, \bar{y}_2, y_1, \bar{y}_1$

该电路的输出有：

外部输出 (即输出函数)： Z

内部输出 (即激励函数)： J_2, K_2

(2) 由组合逻辑电路列出输出函数及激励函数表达式:

$$Z = \overline{\overline{x\bar{y}_2\bar{y}_1} \cdot \overline{\bar{x}y_2y_1}} = x\bar{y}_2\bar{y}_1 + \bar{x}y_2y_1 \quad (3.19)$$

$$J_1 = K_1 = 1$$

$$J_2 = K_2 = x \oplus y_1 \quad (3.20)$$

式(3.19)中省去了CLK, 因为它是建立触发器的次态所必需的。

(3) 根据激励函数及触发器的特征方程，建立触发器的次态表达式。

JK触发器的特征方程为： $Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n$

将式(3.17)代入，可得如下 y_2 ， y_1 触发器的次态表达式：

$$y_2^{n+1} = J_2\overline{y}_2 + \overline{K}_2y_2 = (x \oplus y_1)\overline{y}_2 + \overline{(x \oplus y_1)}y_2 \quad (3.20)$$

$$y_1^{n+1} = J_1\overline{y}_1 + \overline{K}_1y_1 = 1 \cdot \overline{y}_1 + \overline{1} \cdot y_1 = \overline{y}_1 \quad (3.21)$$

上述两式表明，只要输入 x 和触发器的现态 y_2 和 y_1 一定，便可在 CLK 脉冲的下降沿建立触发器的次态。因此，两式描述了电路状态的变化 规律。

(4) 根据触发器的次态表达式及输出函数，建立时序电路的状态表及状态图。

(4) 根据触发器的次态表达式及输出函数，建立时序电路的状态表及状态图。

表 3.14 例 11 的状态转移表

输 入	PS(现态)		NS(次态)		输 出
x	y_2^n	y_1^n	y_2^{n+1}	y_1^{n+1}	Z
0	0	0	0	1	0
0	0	1	1	0	0
0	1	0	1	1	0
0	1	1	0	0	1
1	0	0	1	1	1
1	0	1	0	0	0
1	1	0	0	1	0
1	1	1	1	0	0

首先建立状态转移表，如表 3.14 所示，它反映了时序电路的状态转移关系，故称之为**状态转移表**，也称为**次态真值表**。

设状态 $a = \bar{y}_2\bar{y}_1 = 00$ ， $b = \bar{y}_2y_1 = 01$ ， $c = y_2\bar{y}_1 = 10$ ， $d = y_2y_1 = 11$ ，则得到图 3.47 中所示的状态表。

为了更清楚地表示出时序电路的状态变化规律，可根据状态表画出**状态图**，如图 3.47 中右边所示，箭头线的旁注表述输入/输出。

状态表

PS	NS	
	$x=0$	$x=1$
a	$b,0$	$d,1$
b	$c,0$	$a,0$
c	$d,0$	$b,0$
d	$a,1$	$c,0$

1. 表中第一列为**现态PS**的四种可能状态；
2. 表的右面两列则表示在相应的**输入 x** 和现态下，且在**CLK 脉冲**作用下所建立的**次态NS**及产生的**输出Z**。

图 3.47 例 11 的状态表与状态图




图 3.47 例 11 的状态表与状态图

为了更清楚地表示出时序电路的状态变化规律，可根据状态表画出状态图。

如图3.47中右边所示，箭头线的旁注表示输入/输出。

由图可知，

1. 当输入 x 为0时，则每来一个CLK脉冲，电路状态将沿着 $a \rightarrow b \rightarrow c \rightarrow d \rightarrow a$ 的途径变化一次，且在由 d 变为 a 时产生一个“1”输出。
2. 反之，当输入 x 为1时，则每来一个CLK脉冲，电路状态将沿着 $a \rightarrow d \rightarrow c \rightarrow b \rightarrow a$ 的途径变化一次，且由 a 变为 d 时产生一个“1”输出。

(5) 说明时序电路的逻辑功能。




图 3.46 米里型同步时序电路




图 3.47 例 11 的状态表与状态图

实际应用中一个逻辑电路的输入和输出都有一定的物理意义。

就本例而言，若已知输入 x 是一个电位控制信号， CLK 是一串要计数的连续脉冲，则由状态图可知，图3.46是一个二进制可逆计数器。

(5) 说明时序电路的逻辑功能。




图 3.48 例 11 状态图的分解图与电路工作波形图

图3.48(a)表示输入 x 为低电位 ($x=0$) 时, 计数器从初态00开始累加计数。每来一个计数脉冲, 计数器加1, 依次为00→01→10→11 计。当计数器累加4个脉冲后, 其状态由11变为00, 并产生一个进位脉冲 ($Z=1$)。

(5) 说明时序电路的逻辑功能。





图 3.48 例 11 状态图的分解图与电路工作波形图

图3.48(b)表示输入 x 高低电位 ($x=1$) 时, 计数器从初态11开始累减计数。每来一个计数脉冲, 计数器减1, 依次为 $11 \rightarrow 10 \rightarrow 01 \rightarrow 00$ 。当计数器累减4个脉冲后, 其状态由00变为11, 并产生一个借位脉冲 ($Z=1$)。

因此, 图3.46是一个在 x 控制下对CLK脉冲既能累加计数又能累减计数的模4可逆计数器。

(5) 说明时序电路的逻辑功能。



(c) 电路工作波形图

图 3.48 例 11 状态图的分解图与电路工作波形图

图3.48(c) 画出了累减计数情况下的电路工作波形图。

由以上分析可知，图3.46所示电路是一个米里型的同步时序电路，因为它的状态是由同一个CLK脉冲改变的，而且输出不仅与现态有关，还与输入有关。

【例12】分析图3.49所示时序电路的逻辑功能。




图 3.49 摩尔型同步时序电路

(1) 建立触发器的次态表达式及状态转移表

由图3.49, 可列出激励函数如下:

$$D_4 = y_3, D_3 = y_2, D_2 = y_1, D_1 = D_{11} \cdot D_{12} = \bar{y}_4 \bar{y}_3 + \bar{y}_4 y_1$$

将上式代入D 触发器特征方程, 则得次态表达式为

$$\begin{aligned} y_4^{n+1} &= D_4 = y_3, & y_3^{n+1} &= D_3 = y_2, \\ y_2^{n+1} &= D_2 = y_1, & y_1^{n+1} &= D_1 = \bar{y}_4 \bar{y}_3 + \bar{y}_4 y_1 \end{aligned}$$

由此可列出表3.15所示的状态转移表。

表中左边为现态，右边为 CLK 脉冲到来时所建立的次态。

表 3.15 例 12 的状态转移表

PS				NS			
y_4	y_3	y_2	y_1	y_4^{n+1}	y_3^{n+1}	y_2^{n+1}	y_1^{n+1}
0	0	0	0	0	0	0	1
0	0	0	1	0	0	1	1
0	0	1	0	0	1	0	1
0	0	1	1	0	1	1	1
0	1	0	0	1	0	0	0
0	1	0	1	1	0	1	1
0	1	1	0	1	1	0	0
0	1	1	1	1	1	1	1
1	0	0	0	0	0	0	0
1	0	0	1	0	0	1	0
1	0	1	0	0	1	0	0
1	0	1	1	0	1	1	0
1	1	0	0	1	0	0	0
1	1	0	1	1	0	1	0
1	1	1	0	1	1	0	0
1	1	1	1	1	1	1	0

表 3.16 例 12 的状态表

PS	NS
a_0	a_1
a_1	a_3
a_2	a_5
a_3	a_7
a_4	a_8
a_5	a_{11}
a_6	a_{12}
a_7	a_{15}
a_8	a_0
a_9	a_2
a_{10}	a_4
a_{11}	a_6
a_{12}	a_8
a_{13}	a_{10}
a_{14}	a_{12}
a_{15}	a_{14}




图 3.50 例 12 的状态图

(2) 建立状态表及状态图。

设状态 $a_0 = 0000$, $a_1 = 0001$, $a_2 = 0010$, $\dots$, $a_{14} = 1110$, $a_{15} = 1111$, 代入表 3.15 中, 则得到状态表, 如表 3.16 所示。由此表可画出状态图, 如图 3.50 所示。注意, 图中封闭圈内的各状态构成一个循环。




图 3.50 例 12 的状态图

(3) 说明电路的逻辑功能

由图3.50可知，只要电路的初态为封闭圈内的某一状态，该电路便按循环码的编码方式对CLK脉冲进行计数。其计数的有效序列为：0000 → 0001 → 0011 → 0111 → 1111 → 1110 → 1100 → 1000 → 0000

不论该电路具有何初态，只要经过若干个CLK脉冲的作用，电路状态总是能进入上述的有效序列。因此图3.50所示电路是一个具有**自启动能力**的循环码计数器。




图 3.51 有效序列状态图

思考题：为什么计数器工作前必须设置一个初态？常用的初态是什么？

(3) 说明电路的逻辑功能

但是实际应用中为了消除8个无效状态，通过强置端清零方法使计数器处于初态 a_0 ，进入图3.51所示的有效状态序列，而不会出现 $a_9 \rightarrow a_2 \rightarrow a_5 \rightarrow a_{11} \rightarrow a_6$ 及 $a_{13} \rightarrow a_{10} \rightarrow a_4$ 的无效状态序列。

综上所述，图3.49所示电路既无 x 输入，也无 Z 输出。实际使用时，**CLK脉冲既作为同步信号又作为输入信号**，而触发器的状态作为时序电路的输出。因此，它是一个**摩尔型的同步时序电路**。

3.7 同步时序逻辑设计

- 同步时序逻辑设计方法和步骤
 - 所谓**时序逻辑设计**，就是**最终要画出实现给定逻辑功能的时序电路**。
 - 事实上，时序逻辑设计恰好是时序逻辑分析的逆过程。因此，同步时序逻辑电路的设计步骤如下：
 1. 根据设计要求**建立原始状态表**。
 2. 对**原始状态表进行简化**，以求得到一个简化的状态表。
 3. **状态编码**。简化状态表中每个状态都是用一个符号代表，必须分别用一个二进制代码来代替，以使状态表转换为状态转移表。
 4. 由状态转移表**建立最简激励函数及输出函数表达式，完成组合逻辑设计**。
 5. **画出逻辑图**。

【例13】 用与非门和D触发器设计一个同步时序逻辑电路，以检测输入的信号序列是否为连续的“110”。

解：

(1) 确定输入变量及输出函数。

题意可知，该时序逻辑电路只有一个输入变量，记为 x ，它是一个二进制序列；也只有一个输出函数，记为 Z ，要求它能给出检测信号，以表明输入 x 是否为连续的“110”序列。

【例13】 用与非门和D触发器设计一个同步时序逻辑电路，以检测输入的信号序列是否为连续的“110”。




图 3.52 不同输入序列下状态变化规律

(2) 确定所要设计逻辑电路的内部状态，即建立原始状态表。

设该逻辑电路初态为 a ，根据题意，可列出在不同 x 序列输入下，电路状态的变化规律及输出 Z 值，如图 3.52 所示。

【例13】 用与非门和D触发器设计一个同步时序逻辑电路，以检测输入的信号序列是否为连续的“110”。

(2) 确定所要设计逻辑电路的内部状态，即建立原始状态表。

图中，箭头线上面的数字表示 x 的输入序列，箭头线所指的圆圈表示所建立的状态，其斜线下的数字是输出 Z 之值。例如：

当电路处于初态 a 时，若输入 $x = 0$ ，则进入状态 b ，且输出为0；若输入 $x = 1$ ，则进入状态 c ，且输出为0。

当电路处于状态 c 时，若 $x = 0$ ，则进入状态 f ，且输出为0；若 $x = 1$ ，则进入状态 g ，且输出为0。

当电路处于状态 g 时，若 $x = 0$ ，则进入 f 状态，且输出为1，这是因为至此输入的 x 序列已是“110”；若 $x = 1$ ，则进入 g 状态，且输出为0，因为至此输入的 x 序列是“111”而不是“110”。

【例13】 用与非门和D触发器设计一个同步时序逻辑电路，以检测输入的信号序列是否为连续的“110”。

表 3.17 原始状态表

PS	NS, Z	
	$x=0$	$x=1$
a	$b,0$	$c,0$
b	$d,0$	$e,0$
c	$f,0$	$g,0$
d	$d,0$	$e,0$
e	$f,0$	$g,0$
f	$d,0$	$e,0$
g	$f,1$	$g,0$

(2) 确定所要设计逻辑电路的内部状态，即建立原始状态表。为什么输入序列 x 在110后，不再假定电路进入另一个新状态，而肯定进入已假定的 f 状态呢？这是因为，通过二叉树搜索，对检测一个连续输入序列“110”而言，仅需三个时刻的输入“110”有效即可，故用 f 状态即可“记往”。 x 输入序列三种组合下，设置8个状态足以够用。根据图3.52，可建立该逻辑电路的原始状态表，如表3.17所示。

表 3.18 中间状态表

PS	NS, Z	
	$x=0$	$x=1$
a	$q_1, 0$	$q_2, 0$
q_1	$q_1, 0$	$q_2, 0$
q_2	$q_1, 0$	$g, 0$
g	$q_1, 1$	$g, 0$

考察表3.17，发现：

1. 状态 b, d, f 在输入 $x = 0$ 或1时，所产生的输出都为0，且所建立的次态都为 d 或 e ，故这三个状态可以合并为一个状态，记为 $q_1 = \{b, d, f\}$ 。
2. 同理，表3.17中 状态 c, e 也可合并为一个状态，记为 $q_2 = \{c, e\}$ 。令 q_1 代替表3.17中的状态 b, d, f ，用 q_2 代替表中的状态 c, e ，

则得表3.18所示的中间状态表。

(3) 状态化简，建立最简化状态表。

设置电路状态的目的在于利用这些状态记住输入的历史情况，以对其后的输入作出不同的响应。如果所设置的两个状态对现时刻的任何输入，其所产生的输出及建立的次态完全相同，则这两个状态视为一个状态，可以进行合并。

表 3.19 最简状态表

PS	NS, Z	
	$x=0$	$x=1$
S_1	$S_{1,0}$	$S_{2,0}$
S_2	$S_{1,0}$	$S_{3,0}$
S_3	$S_{1,1}$	$S_{3,0}$

进一步考察中间状态表， a 和 q_1 合并为一个状态，记为 $S_1 = \{a, q_1\}$ ，并把 q_2 记为 S_2 ， g 记为 S_3 ，则得表 3.19 所示最简状态表。





图 3.53 由最简状态表所得的状态图

根据表 3.19，可画出所设计电路的米里型状态图，如图 3.53 所示。



(a) 组成框图

图 3.54 序列检测器组成框图(a)及逻辑图(b)

(4) 状态编码，即对所确定的状态 $S_1 \sim S_3$ 指定二进制代码。

同步时序电路的状态是通过触发器实现的。

三种状态至少选用两个触发器 y_1 和 y_2 ，它有00, 01, 10, 11四种组合。那么究竟选用其中哪三个作为状态 $S_1 \sim S_3$ 的编码呢？这就是编码要解决的问题。

现设定 $S_1 = \bar{y}_2 \bar{y}_1$, $S_2 = y_2 \bar{y}_1$, $S_3 = y_2 y_1$ ，由此可以画出序列检测器的组成框图，如图3.54(a)所示。图中两个触发器为D触发器，这是设计题目所要求的。显而易见，下一步要做的工作是设计图中的组合逻辑电路。

(5) 确定输出函数及激励函数。

表 3.20 激励、输出函数真值表

输入条件 C	现态 PS		次态 NS		激 励		输 出
x	y_2	y_1	y_2^{n+1}	y_1^{n+1}	D_2	D_1	Z
0	0	0	0	0	0	0	0
0	1	0	0	0	0	0	0
0	1	1	0	0	0	0	1
1	0	0	1	0	1	0	0
1	1	0	1	1	1	1	0
1	1	1	1	1	1	1	0

为了确定输出函数及激励函数表达式，需先列出状态转移真值表。为此将选定的状态编码代入表3.19，即可置换得到编码状态表。

但对设计组合逻辑电路来说，我们需要的是激励函数(D_2, D_1)表达式。为此，可利用编码状态表给定的次态与现态的真值关系，并借助D触发器的激励表，找出输入 x , 现态 y_2, y_1 与次态 y_2^{n+1}, y_1^{n+1} (D_2, D_1) 的真值关系，如表3.20所示。

(5) 确定输出函数及激励函数。

根据表3. 20，用 PS 表示现态， NS 表示次态， C 表示输入条件，我们可得到一个重要的设计公式：

$$NS = \sum PS \cdot C \quad (3.23)$$

该公式表明，次态 NS 为逻辑“1”的各种情况都要考虑，因此需按每一种情况对应的 PS 状态和输入条件 C 先相“与”，然后再相加。

例如，表3. 20中 y_2^{n+1} 值为1的有3项， y_1^{n+1} 值为1的有2项，由此可得次态激励函数表达式如下：

$$y_2^{n+1} = D_2 = \bar{y}_2\bar{y}_1x + y_2\bar{y}_1x + y_2y_1x = (y_2 + \bar{y}_1)x = \overline{\bar{y}_2y_1} \cdot x$$

$$y_1^{n+1} = D_2 = y_2\bar{y}_1x + y_2y_1x = y_2x$$

同理，输出函数表达式如下： $Z = y_2y_1\bar{x}$

3.7 同步时序逻辑设计

- 建立原始状态表的方法

- 根据设计要求建立原始状态表，必须把设计要求完全地反映到状态表中，才能最后得到正确的结果。
 - 这一步相当于建立数学模型。但这一步对初学者来说是比较困难的，因为构成状态表时，没有严格的步骤可循，主要依靠设计者的理解和经验。
 - 目前采用的方法仍然是直观的经验方法。限于篇幅，下面仅说明常用的直接构图法。

- 建立原始状态表的方法

- 直接构图法的基本思想是：

1. 根据文字描述的设计要求，先假定一个初态；
2. 从这个初态开始，每加入一个输入，就可确定其次态；
3. 该次态可能就是现态本身，也可能是已有的另一个状态，或是新增加的一个状态。
4. 这个过程一直继续下去，直至每一个现态向其次态的转换都被考虑，并且不再构成新的状态。
5. 总之，可对输入序列进行记忆，也可对输入序列产生的结果进行记忆，关键是要弄清有多少信息需要记忆，从而确定需要多少个状态。

【例14】同步时序电路有一个输入端和一个输出端，输入为二进制序列 $x_0x_1x_2 \cdots$ 。当输入序列中1的数目为奇数时输出为1，作出这个时序奇偶校验电路的状态图和状态表。




图 3.55 例 14 的状态图

表 3.21 例 14 的状态表

PS	NS		Z
	x=0	x=1	
A	A	B	1
B	B	A	0

解：此题只需设两个内部状态即可。状态B表示接收到的序列中1的数目为偶数，输出为0；状态A表示接收到的序列中1的数目为奇数，输出为1。

然后，再依据接收到的数据是0或是1，在这两个状态中相互转换即可。状态图如图3.55所示。由此，可作出状态表如表3.21所示。

【例15】 十字路口交通控制灯有红(R)、黄(Y)、绿(G)三色，红灯、绿灯各显示25s，黄灯显示4s。通行道、停止道的四种灯组合情况见图3.56(a) 所示。请画出交通控制灯的状态图。




图 3.56 十字路口交通控制灯

解：设 T_1 为25s， T_2 为4s。由题意可知，通行道、停止道6个灯的组合状态有4种，故设a,b,c,d四种状态。状态图见图3.56(b) 所示。

思考题：你能从图3.56(b)的状态图，列出对应的状态表吗？

3.7 同步时序逻辑设计

- 状态编码

- 对状态表中的状态进行编码，需解决两个问题：
 - 一是根据所要求的状态数，确定触发器的个数，
 - 二是指定每个状态的二进制代码，使所设计的电路最简单。
- 目前常用的方法有：一对一法和计数器法。
- 采用“一对一法”时，一个状态用一个触发器实现，虽然触发器数目较多，但编码方法非常简单。
- 假设状态数为 N ，用“计数器法”来实现时，需要 K 个触发器，则应满足 $2^k \geq N$ 的关系。此时需要对状态表中的各状态给予不同的编码。

【例16】 图3.57表示某个**时序机**的状态图和状态表。





图 3.57 时序机的状态图和状态表

时序机一般用做控制器，其特点是输入变量(控制变量)比较多，逻辑复杂。当输入变量多于3个时，状态图(或状态表)将十分复杂。请采用文字表示转换条件的方法，将图3.57(a)改造成等价的**MDS状态图及其状态表**。



MDS 状态表		
PS(现态)	NS(次态)	转换条件
S ₀	S ₀	$X_1 \odot X_2$
	S ₁	$\bar{X}_1 X_2$
	S ₃	$X_1 \bar{X}_2$
S ₁	S ₀	$X_1 X_2$
	S ₁	$\bar{X}_1 \bar{X}_2$
	S ₂	$\bar{X}_1 X_2$
S ₂	S ₀	$X_1 X_2$
	S ₁	$X_1 \bar{X}_2$
	S ₂	$\bar{X}_1 \bar{X}_2$
	S ₃	$\bar{X}_1 X_2$
S ₃	S ₀	X_2
	S ₂	$X_1 \bar{X}_2$
	S ₃	$\bar{X}_1 \bar{X}_2$

图 3.58 MDS 状态图及其状态表

解：图3.57所示的状态图有4个状态S₀, S₁, S₂, S₃。 因为有两个输入变量X₀, X₁, 从每个状态最多发出4条射线, 或者说有4个不同的次态。 **MDS图是用文字表示的状态图**, 现将其中二进制代码表示的输入条件用文字来表示, 可得到图3.58所示的**MDS状态图及其状态表**。


【例17】 用“一对一法”实现图3.58所示的时序机。

解：所谓“一对一法”，就是状态编码采用“每个状态使用一个触发器”。图3.58的状态图有4个状态，故应使用4个触发器，设为 Q_A ， Q_B ， Q_C ， Q_D ，而4个状态的编码如表3.22所示。

表 3.22 一对一法状态编码表

状 态	触发器			
	Q_A	Q_B	Q_C	Q_D
S_0	1	0	0	0
S_1	0	1	0	0
S_2	0	0	1	0
S_3	0	0	0	1

根据“一对一法”状态编码方式，可将图3.58转换为图3.59的形式。



状态转移表								
PS(现态)				NS(次态)				转换 条件
Q_A	Q_B	Q_C	Q_D	Q_A	Q_B	Q_C	Q_D	
1	0	0	0	1	0	0	0	$X_1 \odot X_2$
				0	1	0	0	$\bar{X}_1 X_2$
				0	0	0	1	$X_1 \bar{X}_2$
0	1	0	0	1	0	0	0	X_1
				0	1	0	0	$\bar{X}_1 \bar{X}_2$
				0	0	1	0	$\bar{X}_1 X_2$
0	0	1	0	1	0	0	0	$X_1 X_2$
				0	1	0	0	$X_1 \bar{X}_2$
				0	0	1	0	$\bar{X}_1 \bar{X}_2$
				0	0	0	1	$\bar{X}_1 X_2$
0	0	0	1	1	0	0	0	X_2
				0	0	1	0	$X_1 \bar{X}_2$
				0	0	0	1	$\bar{X}_1 \bar{X}_2$

图 3.59 “一对一法”表示的 MDS 状态图和状态转移表

“一对一法”中，每个状态的状态方程等于指向该状态的各个箭头的根状态与其转移条件的乘积之和，即利用如下设计公式：

$$NS = \sum PS \cdot C \tag{3.24}$$

式中， NS 是箭头的目的状态(次态)， PS 是箭头的根状态(现态)， C 是转换条件。

例如：

$$S_0 = S_1(X_1 \odot X_2) + S_1X_1 + S_1X_1X_2 + S_3X_2$$

符号 $\odot$ 表示“同或”运算。

因为状态与触发器是一一对应的，所以有激励方程如下：

$$Q_A = Q_A(X_1 \odot X_2) + Q_BX_1 + Q_CX_1X_2 + Q_DX_2$$

$$Q_B = Q_A\bar{X}_1X_2 + Q_B\bar{X}_1\bar{X}_2 + Q_CX_1\bar{X}_2$$

$$Q_C = Q_B\bar{X}_1X_2 + Q_C\bar{X}_1\bar{X}_2 + Q_DX_1\bar{X}_2$$

$$Q_D = Q_C\bar{X}_1X_2 + Q_D\bar{X}_1\bar{X}_2 + Q_AX_1\bar{X}_2$$

图3.60画出了“一对一法”实现的四状态时序机的逻辑图。




图 3.60 “一对一法”实现的四状态时序机逻辑图




图 3.60 “一对一法”实现的四状态时序机逻辑图

【例18】 用“计数器法”实现图3.58所示的时序机。


表 3.23 计数器法状态编码表

状 态	触发器		
		Q_2	Q_1
S_0		0	0
S_1		0	1
S_2		1	0
S_3		1	1

解：所谓“计数器法”是对状态按二进制码编码。

图3.58的状态图有4个状态，可使用两个触发器 Q_1 和 Q_2 ，4个状态可依次编码成00,01,10,11，如表3.23所示。

根据计数器法状态编码方式，可将图3.58 转换成图3.61的形式。



状态转移表

PS(现态)		NS(次态)		转换 条件
Q_2	Q_1	Q_2	Q_1	
0	0	0	0	$X_1 \odot X_2$
		0	1	$\bar{X}_1 X_2$
		1	1	$X_1 \bar{X}_2$
0	1	0	0	X_1
		0	1	$\bar{X}_1 \bar{X}_2$
		1	0	$\bar{X}_1 X_2$
1	0	0	0	$X_1 X_2$
		0	1	$X_1 \bar{X}_2$
		1	0	$\bar{X}_1 \bar{X}_2$
1	1	1	1	$\bar{X}_1 X_2$
		0	0	X_2
		1	0	$X_1 \bar{X}_2$
1	1	1	1	$\bar{X}_1 \bar{X}_2$

图 3.61 “计数器法”表示的 MDS 状态图和状态转移表

“计数器法”可采用“一对一法”的基本方法。但更简单的方法是使用图3.61 中的状态转移表。表中次态一栏 Q_2 有6行为1, Q_1 也有6行为1, 只要把这6行对应的 C 和 PS 的积相加, 即利用公式, 可得 Q_2, Q_1 的激励方程表达式:

$$\begin{aligned}
 Q_2 &= \bar{Q}_2 \bar{Q}_1 X_1 \bar{X}_2 + \bar{Q}_2 Q_1 \bar{X}_1 X_2 + Q_2 \bar{Q}_1 \bar{X}_1 \bar{X}_2 \\
 &\quad + Q_2 \bar{Q}_1 \bar{X}_1 X_2 + Q_2 Q_1 X_1 \bar{X}_2 + Q_2 Q_1 \bar{X}_1 \bar{X}_2 \\
 &= \bar{Q}_2 \bar{Q}_1 X_1 \bar{X}_2 + \bar{Q}_2 Q_1 \bar{X}_1 X_2 + Q_2 \bar{Q}_1 \bar{X}_1 + Q_2 \bar{Q}_1 \bar{X}_2 \\
 Q_1 &= \bar{Q}_2 \bar{Q}_1 \bar{X}_1 X_2 + \bar{Q}_2 \bar{Q}_1 X_1 \bar{X}_2 + \bar{Q}_2 Q_1 \bar{X}_1 \bar{X}_2 \\
 &\quad + Q_2 \bar{Q}_1 X_1 \bar{X}_2 + Q_2 \bar{Q}_1 \bar{X}_1 X_2 + Q_2 Q_1 \bar{X}_1 \bar{X}_2 \\
 &= \bar{Q}_2 \bar{Q}_1 \bar{X}_1 X_2 + \bar{Q}_2 \bar{Q}_1 X_1 \bar{X}_2 + \bar{Q}_2 Q_1 \bar{X}_1 \bar{X}_2 \\
 &\quad + Q_2 \bar{Q}_1 X_1 \bar{X}_2 + Q_2 \bar{Q}_1 \bar{X}_1 X_2 + Q_2 Q_1 \bar{X}_1 \bar{X}_2 \\
 &= Q_1 \bar{X}_1 \bar{X}_2 + \bar{Q}_1 \bar{X}_1 X_2 + \bar{Q}_1 X_1 \bar{X}_2
 \end{aligned}$$

图3.62画出了“计数器法”实现的时序机逻辑图。




图 3.62 “计数器法”实现的四状态时序机逻辑图


§3.7 同步时序电路的设计

根据逻辑功能要求，用触发器实现逻辑电路。

关键：

- 1) 确定应有的状态转换规律；
- 2) 根据状态转换规律，求得触发器的激励信号表达式。

时序电路的设计步骤:



1) 逻辑抽象，得状态图（表）：

(1) 输入、输出

(2) 系统的状态数

(3) 每一状态在规定条件下的转移方向

2) 状态化简：

等价状态——如果有两个或两个以上状态，在相同的外部输入下，各自的外部输出相同，次态相同，则这几个状态为等价状态。

应把等价状态归并为一个。

3) 状态编码，得真值表：

将化简后的各状态用二进制代码来表示。

- (1) 确定触发器个数
- (2) 状态分配
- (3) 写出编码形式的状态转换真值表

4) 由状态图（表）得驱动方程和输出方程

(1) 填卡诺图：

(2) 化简卡诺图得激励方程、输出方程：

例：用D触发器设计一个五进制的加法计数器。

1) 原始状态图

无输入信号，有进位输出C，有5个状态分别表示0 — 4。

2) 状态化简

无需化简。


3) 状态编码

触发器个数 n

$$n = 3$$


状态分配

按自然态序编码。



写出编码形式的状态图、真值表

现 态	次 态	输 出
$Q_2^n \ Q_1^n \ Q_0^n$	$Q_2^{n+1} \ Q_1^{n+1} \ Q_0^{n+1}$	C
0 0 0	0 0 1	0
0 0 1	0 1 0	0
0 1 0	0 1 1	0
0 1 1	1 0 0	0
1 0 0	0 0 0	1
1 0 1	x x x	x
1 1 0	x x x	x
1 1 1	x x x	x



4) 写出输出方程和驱动方程

输出方程： $C = Q_2^n$

$Q_2^n \backslash Q_1^n Q_0^n$					
		00	01	11	10
0	0	0	0	0	0
1	1	x	x	x	x

驱动方程

对于 D 触发器，要求状态方程最简；

		$Q_1^n Q_0^n$			
		00	01	11	10
Q_2^n	0	0	0	1	0
	1	0	X	X	X

Q2 的次态卡诺图

		$Q_1^n Q_0^n$			
		00	01	11	10
Q_2^n	0	0	1	0	1
	1	0	X	X	X

Q1 的次态卡诺图

		$Q_1^n Q_0^n$			
		00	01	11	10
Q_2^n	0	1	0	0	1
	1	0	X	X	X

Q0 的次态卡诺图

$$Q_2^{n+1} = D_2 = Q_1^n Q_0^n$$
$$Q_1^{n+1} = D_1 = Q_0^n \overline{Q_1^n} + \overline{Q_0^n} Q_1^n$$
$$Q_0^{n+1} = D_0 = \overline{Q_2^n} \overline{Q_0^n}$$

现 态			次 态			输 出
Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	Y
0	0	0	0	0	1	0
0	0	1	0	1	0	0
0	1	0	0	1	1	0
0	1	1	1	0	0	0
1	0	0	0	0	0	1
1	0	1	X	X	X	X
1	1	0	X	X	X	X
1	1	1	X	X	X	X


5) 画出逻辑图

$$C = Q_2^n$$

$$Q_2^{n+1} = D_2 = Q_1^n Q_0^n$$

$$Q_1^{n+1} = D_1 = Q_0^n \oplus Q_1^n$$


$$Q_0^{n+1} = D_0 = \overline{Q_2^n} \overline{Q_0^n}$$



6) 检查自启动

将无效状态101、110、111代入状态方程计算：

电路能够自启动



例 设计一个串行数据111序列检测器，当连续输入3个或3个以上1时，检测器输出为1，否则输出为0。

1


建立原始状态图

输入端X，输出端Y

S0：初始状态或序列失败的状态；


S1：输入一个1的状态；

S2：连续输入二个1的状态；



2

状态编码



(c) 二进制状态图

X	Q_1^n	Q_0^n	Q_1^{n+1}	Q_0^{n+1}	Y
0	0	0	0	0	0
0	0	1	0	0	0
0	1	0	0	0	0
0	1	1	x	x	x
1	0	0	0	1	0
1	0	1	1	0	0
1	1	0	1	0	1
1	1	1	x	x	x

3

选触发器，求输出、状态、驱动方程

2个D触发器

输出方程

		$Q_1^n Q_0^n$			
		00	01	11	10
X	0	0	0	X	0
	1	0	0	X	1

$$Y = XQ_1^n$$

X	Q_1^n	Q_0^n	Q_1^{n+1}	Q_0^{n+1}	Y
0	0	0	0	0	0
0	0	1	0	0	0
0	1	0	0	0	0
0	1	1	x	x	x
1	0	0	0	1	0
1	0	1	1	0	0
1	1	0	1	0	1
1	1	1	x	x	x

状态方程

		$Q_1^n Q_0^n$			
		00	01	11	10
X	0	0	0	X	0
	1	0	1	X	1


$$Q_1^{n+1} = XQ_0^n + XQ_1^n$$

		$Q_1^n Q_0^n$			
		00	01	11	10
X	0	0	0	X	0
	1	1	0	X	0

$$Q_0^{n+1} = X\overline{Q_1^n}\overline{Q_0^n}$$

4

电路图



$$Q_1^{n+1} = XQ_0^n + XQ_1^n$$


$$Q_0^{n+1} = X\overline{Q_1}^n\overline{Q_0}^n$$

$$Y = XQ_1^n$$

5

检查电路能否自启动

将无效状态11代入状态方程计算：



设计一个串行数据检测器，当输入 001或 011 序列时，检测器输出为1，否则输出为0，且不重叠。

如 x: 10011011, Y: 00010001

① 定状态，建立原始状态表（图）


输入端X，输出端Y

S0 : 初始状态或序列失败的状态；

S1: 输入一个0的状态；

S2: 连续输入二个0的状态；


S3: 连续输入01的状态；



2

状态编码

X	Q_1^n	Q_0^n	Q_1^{n+1}	Q_0^{n+1}	Y
0	0	0	0	1	0
0	0	1	1	0	0
0	1	0	1	0	0
0	1	1	0	1	0
1	0	0	0	0	0
1	0	1	1	1	0
1	1	0	0	0	1
1	1	1	0	0	1



3

列输出方程和驱动方程

$$Y = XQ_1^n$$

$X \backslash Q_1^n Q_0^n$	00	01	11	10
0	0	0	0	0
1	0	0	1	1

X	Q_1^n	Q_0^n	Q_1^{n+1}	Q_0^{n+1}	Y
0	0	0	0	1	0
0	0	1	1	0	0
0	1	0	1	0	0
0	1	1	0	1	0
1	0	0	0	0	0
1	0	1	1	1	0
1	1	0	0	0	1
1	1	1	0	0	1

列驱动方程

选用D触发器

$$Q_1^{n+1} = D_1 = \overline{Q_1^n} Q_0^n + Q_1^n \overline{Q_0^n} \overline{X}$$


$$Q_0^{n+1} = D_0 = \overline{Q_1^n} \overline{Q_0^n} \overline{X} + \overline{Q_1^n} Q_0^n X + Q_1^n Q_0^n \overline{X}$$

		$Q_1^n Q_0^n$			
		00	01	11	10
X	0	0	1	0	1
	1	0	1	0	0

		$Q_1^n Q_0^n$			
		00	01	11	10
X	0	1	0	1	0
	1	0	1	0	0

例：设计一个自动售饮料机的逻辑电路：它的投币口每次只能投入一枚五角或一元的硬币。投入一元五角钱硬币后机器自动给出一杯饮料；投入两元（两枚一元）硬币后，在给出饮料的同时找回一枚五角的硬币。


输入端A（1元）、B（5角），
输出端Y（饮）、Z（找）




S0：未投币；

S1：投5角币；

S2：投1元币；



A	B	Q_1^n	Q_0^n	Q_1^{n+1}	Q_0^{n+1}	Y	Z
0	0	0	0	0	0	0	0
0	0	0	1	0	1	0	0
0	0	1	0				
0	0	1	1	X	X	X	X
1	1	1	1				




本章小结

一、触发器

- 基本RS触发器

$$Q^{n+1} = \bar{S} + RQ^n$$


$$S + R = 1 \quad (\text{约束条件})$$



- 同步RS触发器

$$Q^{n+1} = S + \bar{R}Q^n$$

$$S \cdot R = 0 \quad (\text{约束条件})$$



- 边沿 D 触发器

$$Q^{n+1} = D$$

- 边沿 JK 触发器

$$Q^{n+1} = J\bar{Q}^n + \bar{K}Q^n$$


- 边沿 T 触发器

$$Q^{n+1} = T\bar{Q}^n + \bar{T}Q^n = T \oplus Q^n$$


二、小规模时序电路

1 . 时序逻辑电路的特点是：输出不仅和输入有关，而且还和电路状态有关。


电路结构：组合电路 + 触发器。



2. 时序电路的分析步骤： 写出输出方程、各触发器次态方程→列出真值表→状态图 →确定功能。

 **计数器**
序列检测器

3. 时序电路的设计步骤： 画出状态图→状态编码→真值表→写出输出方程、激励方程→画出逻辑图→检查自启动。


 **计数器**
序列检测器

三、中规模时序逻辑部件

计数器、寄存器、移位寄存器。


- 读懂功能表
- 利用集成计数器构成 N 进制计数器
 - 清零法
 - 置数法
- 利用移位寄存器构成计数器
 - 环型计数器
 - 扭环型计数器

- **计数器应用**




1. 所示电路中，不能完成 $Q^{n+1} = \overline{Q}^n$


逻辑功能的电路是_____。




A



B




C




D

2. (1)处的频率是 _____, (2)处的频率是 _____




3. 由74LS161构成12进制计数器如图8所示, 则 $D_3D_2D_1D_0 = \underline{\hspace{2cm}}$ 。(74LS161为16进制计数器, Co 为进位输出端, LD 端为同步置数端, D_3 为最高位, P, T 为计数控制端, Cr 为复位端,)

- A. 0011 B. 0100 C. 0101 D. 1100



4. 图所示计数器的模值为_____



5. 某移位寄存器的时钟脉冲频率为100KHz, 欲将存放在该寄存器中的数左移16位, 完成该操作需要_____μS。